CN209911966U - 接口板装置 - Google Patents
接口板装置 Download PDFInfo
- Publication number
- CN209911966U CN209911966U CN201920572773.5U CN201920572773U CN209911966U CN 209911966 U CN209911966 U CN 209911966U CN 201920572773 U CN201920572773 U CN 201920572773U CN 209911966 U CN209911966 U CN 209911966U
- Authority
- CN
- China
- Prior art keywords
- interface
- pins
- board
- bus
- uart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本实用新型提供了一种接口板装置。所述装置包括：三个不同的接口，所述接口分别通过不同的接口协议将CPU核心板连接至底板载板，且所述底板载板被连接至Linux设备。本实用新型提供的接口板装置能够实现龙芯CPU核心板与Linux系统之间的互连。
Description
技术领域
本实用新型涉及电子电路技术领域，特别是涉及一种接口板装置。
背景技术
龙芯系列处理器是我国自主研发具有完全自主知识产权的中央处理器，它具有低功耗，低成本的特点，在嵌入式、工业控制、数字电视等领域有着非常广阔的应用前景。
在龙芯处理器的实际应用中，常常需要将龙芯平台与Linux系统对接，实现两种系统之间的互连互通。然而，现有技术中缺乏将上述两种系统进行互通的有效手段。
实用新型内容
本实用新型要解决的技术问题是提供一种接口板装置，能够采用全国产化电子元器件将CPU核心板与各种装载Linux操作系统的连通。
为解决上述技术问题，本实用新型提供了一种接口板装置，所述装置包括：三个不同的接口，所述接口分别通过不同的接口协议将CPU核心板连接至底板载板，且所述底板载板被连接至Linux设备。
在一些实施方式中，所述CPU为龙芯CPU。
在一些实施方式中，三个不同的接口包括：J1接口、J2接口，以及J3接口。
在一些实施方式中，J1接口通过UART协议将CPU核心板连接至底板载板。
在一些实施方式中，J1接口的13引脚及15引脚作为输出引脚与UART总线的TXD引线连接，J1接口的14引脚及16引脚作为输入引脚与UART总线RXD引线连接，并且，第13引脚作为配置第二片FPGA的INIT信号，第14引脚作为配置第二片FPGA的PROG信号。
在一些实施方式中，J2接口通过UART协议、以太网协议将CPU核心板连接至底板载板。
在一些实施方式中，J2接口的21引脚、23引脚、25引脚、27引脚作为输出引脚与UART总线的TXD引脚连接，J2接口的22引脚、24引脚、26引脚、28引脚作为输入引脚与UART总线的RXD引脚连接，且J2接口的29引脚至46引脚为网口1的MII信号。
在一些实施方式中，J3接口通过SPI协议、以太网协议将CPU核心板连接至底板载板。
在一些实施方式中，J3接口的15引脚连接至SPIO总线的时钟输入信号，J3接口的16引脚连接至SPIO总线的选择输出信号，J3接口的17引脚连接至SPIO总线的MOS输入信号，J3接口的18引脚连接至SPIO总线的MOS输出信号，且J3接口的21引脚至38引脚为网口1的MII信号。
采用这样的设计后，本实用新型至少具有以下优点：
能够实现龙芯CPU核心板与Linux系统之间的互连。
附图说明
上述仅是本实用新型技术方案的概述，为了能够更清楚了解本实用新型的技术手段，以下结合附图与具体实施方式对本实用新型作进一步的详细说明。
图1是本实用新型提供的接口板装置中的J1接口的结构图；
图2是本实用新型提供的接口板装置中的J2接口的结构图；
图3是本实用新型提供的接口板装置中的J3接口的结构图。
具体实施方式
以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。
本实用新型涉及的接口板装置包括三个相互独立的互连接口。它们分别被称为：J1接口、J2接口，以及J3接口。每个接口均由独立的芯片实现。并且，每个接口能够不依赖其他接口，完成龙芯核心板与底板载板之间的互连。由于底板载板又被连接至Linux设备，也就是说，每个接口能够独立的完成龙芯核心板与底板载板之间的互连。
应该理解的是，为了完成核心板与底板载板之间的互连，每个接口都应该实现一定的接口协议，以便通过接口连接后龙芯核心板与相应的Linux设备之间通讯的完成。
具体的，J1接口实现了UART协议。J2接口实现了UART协议，以及以太网协议。J3接口实现了以太网协议，以及SPI协议。并且，板上所有的电子元器件都支持国产化器件。
图1至图3分别示出了J1接口、J2接口及J3接口的引脚连接关系。对应的，表1至表3示出了各个引脚的定义。
表1
表2
表3
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型作任何形式上的限制，本领域技术人员利用上述揭示的技术内容做出些许简单修改、等同变化或修饰，均落在本实用新型的保护范围内。
Claims (8)
1.一种接口板装置，其特征在于，包括：
三个不同的接口，所述接口分别通过不同的接口协议将CPU核心板连接至底板载板，且所述底板载板被连接至Linux设备，所述CPU为龙芯CPU，每个接口均由独立的芯片实现。
2.根据权利要求1所述的接口板装置，其特征在于，三个不同的接口包括：J1接口、J2接口，以及J3接口。
3.根据权利要求2所述的接口板装置，其特征在于，J1接口通过UART协议将CPU核心板连接至底板载板。
4.根据权利要求3所述的接口板装置，其特征在于，J1接口的13引脚及15引脚作为输出引脚与UART总线的TXD引线连接，J1接口的14引脚及16引脚作为输入引脚与UART总线RXD引线连接，并且，第13引脚作为配置第二片FPGA的INIT信号，第14引脚作为配置第二片FPGA的PROG信号。
5.根据权利要求2所述的接口板装置，其特征在于，J2接口通过UART协议、以太网协议将CPU核心板连接至底板载板。
6.根据权利要求5所述接口板装置，其特征在于，J2接口的21引脚、23引脚、25引脚、27引脚作为输出引脚与UART总线的TXD引脚连接，J2接口的22引脚、24引脚、26引脚、28引脚作为输入引脚与UART总线的RXD引脚连接，且J2接口的29引脚至46引脚为网口1的MII信号。
7.根据权利要求2所述的接口板装置，其特征在于，J3接口通过SPI协议、以太网协议将CPU核心板连接至底板载板。
8.根据权利要求7所述的接口板装置，其特征在于，J3接口的15引脚连接至SPIO总线的时钟输入信号，J3接口的16引脚连接至SPIO总线的选择输出信号，J3接口的17引脚连接至SPIO总线的MOS输入信号，J3接口的18引脚连接至SPIO总线的MOS输出信号，且J3接口的21引脚至38引脚为网口1的MII信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920572773.5U CN209911966U (zh) | 2019-04-25 | 2019-04-25 | 接口板装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920572773.5U CN209911966U (zh) | 2019-04-25 | 2019-04-25 | 接口板装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209911966U true CN209911966U (zh) | 2020-01-07 |
Family
ID=69045463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920572773.5U Active CN209911966U (zh) | 2019-04-25 | 2019-04-25 | 接口板装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209911966U (zh) |
-
2019
- 2019-04-25 CN CN201920572773.5U patent/CN209911966U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102508533B (zh) | 一种复位控制装置和方法 | |
| US20100017552A1 (en) | Converter and control system | |
| CN105279133A (zh) | 基于SoC在线重构的VPX并行DSP信号处理板卡 | |
| CN103793355A (zh) | 基于多核dsp的通用数字信号处理板卡 | |
| CN111901164B (zh) | Ocp nic网卡的适配控制方法、装置、设备及系统 | |
| CN102073753A (zh) | 面向电力系统仿真的实时分布式仿真平台系统 | |
| CN103853686A (zh) | 服务器 | |
| CN103346982B (zh) | 星形结构RapidIO互连系统及其交换机配置方法 | |
| CN110362058A (zh) | 用于多个接口进行测试的系统 | |
| CN107480085A (zh) | 多接口综合测试系统 | |
| CN205844977U (zh) | 一种基于飞腾1500a处理器的计算机控制主板及计算机 | |
| CN103164375A (zh) | 通过pci总线与计算机进行通信的多通道数模转换装置 | |
| JP2013084266A (ja) | サーバー及びそのシリアルインタフェース切換回路 | |
| CN209911966U (zh) | 接口板装置 | |
| CN105204670A (zh) | 一种基于fpga实现多单元服务器usb-ps2键鼠接口互转的方法 | |
| CN102081455B (zh) | 转接器及计算机管理系统 | |
| CN207503207U (zh) | 用于多接口的综合测试系统 | |
| CN113568847B (zh) | 一种网卡与处理器的互联装置及服务器 | |
| CN205318374U (zh) | 一种rs-232串口的冗余电路 | |
| CN217133696U (zh) | 一种cpu片上外设通用测试设备 | |
| CN202059434U (zh) | 一种现场总线的数据复制装置 | |
| CN209895327U (zh) | 一种兼容不同存储设备的板卡系统 | |
| CN107395478A (zh) | 一种用于高速卷烟包装设备的网络控制系统以及网络通信模块 | |
| CN103413008A (zh) | 一种基于分布式i/o接口的实时仿真系统 | |
| CN113535623A (zh) | 一种端口配置电路、方法及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |