CN209593605U - 图像传感器和成像系统 - Google Patents

Abstract

本实用新型涉及一种图像传感器和一种成像系统，并且具体地讲，涉及一种图像传感器以及一种配备有抗重叠电路和验证电路的成像系统。本实用新型解决的技术问题是具有抗重叠电路的常规的图像传感器可能具有在所述图像传感器的操作之前未检测到的电路故障和/或在故障的情况下未配备有备用电路。根据各种实施方案，所述图像传感器被配置成测试和/或确定所述抗重叠电路的功能性。在各种实施方案中，所述抗重叠电路可以采用冗余电路和/或设备。在检测到电路失效的情况下，所述图像传感器生成错误信号。本实用新型实现的技术效果是提供图像传感器以及具有验证电路的成像系统以检测所述抗重叠电路的电路故障。

Description

图像传感器和成像系统

技术领域

本实用新型涉及一种图像传感器和一种成像系统，并且具体地讲，涉及一种图像传感器以及一种配备有抗重叠电路和验证电路的成像系统。

背景技术

图像传感器可配备有抗重叠(anti-eclipse)电路，其防止和/或校正在一个或多个像素被暴露于亮光条件时产生的伪影。亮光条件导致电子从光电二极管溢出到浮动扩散区中，这产生了有错误的信号。例如，在重置操作期间采样的重置信号可表现出小于所期望的重置电平的电压电平。因此，像素信号的电压也偏离到不期望的小值，并且在其应是亮点时其本身表现为暗点。这种现象一般称为“重叠”或“黑日伪影”。

将抗重叠电路连接到其他控制电路的电路路径可能经历故障，诸如断裂和/或断开的接线/连接，这些故障阻止抗重叠电路以期望的方式操作。常规的测试方法不能检测这种故障，并且仅在图像传感器操作期间才能发现故障。此外，被配备有抗重叠电路的常规的图像传感器不采用任何自测试方法，也不具有在电路故障的情况下可被激活的备用电路。

实用新型内容

本实用新型涉及图像传感器和成像系统，并且具体地讲，涉及图像传感器以及配备有抗重叠电路和验证电路的成像系统。

本实用新型解决的技术问题是具有抗重叠电路的常规的图像传感器可能具有在图像传感器的操作之前未检测到的电路故障和/或在故障的情况下未配备有备用电路。

根据各种实施方案，图像传感器被配置成测试和/或确定抗重叠电路的功能性。在各种实施方案中，抗重叠电路可以采用冗余电路和/或设备。在检测到电路失效的情况下，图像传感器生成错误信号。

根据一个方面，图像传感器包括：像素阵列，该像素阵列包括被布置成行和列的多个像素；抗重叠电路，该抗重叠电路连接到一列像素并且包括：第一晶体管，该第一晶体管响应于第一重叠信号；和第一重叠使能晶体管；验证电路，该验证电路连接到抗重叠电路并且被配置成：控制第一重叠信号的电压电平；以及检测抗重叠电路中的故障。

在上述图像传感器的一个实施方案中，抗重叠电路还包括第二晶体管，该第二晶体管响应于第二重叠信号。

在上述图像传感器的一个实施方案中，第一晶体管直接地连接到第一重叠使能晶体管，并且第二晶体管直接地连接到第二重叠使能晶体管。

在上述图像传感器的一个实施方案中，第一晶体管和第二晶体管彼此并联连接并且直接地连接到第一重叠使能晶体管。

在上述图像传感器的一个实施方案中，验证电路将第一重叠信号的电压电平设定为以下之一：第一电压电平和第二电压电平。

在上述图像传感器的一个实施方案中，验证电路经由开关选择性地连接到抗重叠电路。

在上述图像传感器的一个实施方案中，验证电路：将第一电压电平施加到第一晶体管；根据被施加的第一电压电平来读出第一测试输出电压；将第二电压电平施加到第一晶体管；根据被施加的第二电压电平来读出第二测试输出电压；通过从第二测试输出电压减去第一测试输出电压来计算差输出电压；以及如果差输出电压超过预定范围，那么生成错误信号。

根据另一方面，成像系统包括：像素阵列；抗重叠电路，该抗重叠电路连接到像素阵列；和验证电路，该验证电路连接到抗重叠电路并且被配置成估计用于控制抗重叠电路的电路路径的电路连接性；其中电路路径包括以下中的至少一个：重叠使能线路；和重叠DAC线路。

在上述成像系统的一个实施方案中，抗重叠电路包括：第一晶体管，该第一晶体管响应于第一测试输入信号；第一重叠使能晶体管，该第一重叠使能晶体管响应于重叠使能信号；和第二晶体管，该第二晶体管响应于第二测试输入信号。

在上述成像系统的一个实施方案中，验证电路被配置成：在第一时间将第一电压施加到第一晶体管；在第二时间读出第一测试输出电压；在第三时间将第二电压施加到第一晶体管；在第四时间读出第二测试输出电压；以及确定第一测试输出电压与第二测试输出电压之间的差电压。

本实用新型实现的技术效果是提供图像传感器以及具有验证电路的成像系统以检测抗重叠电路的电路故障。

附图说明

当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本实用新型技术。在以下附图中，通篇以类似附图标记指代各附图当中的类似元件和步骤。

图1是根据本技术的示例性实施方案的图像传感器的框图；

图2是根据本技术的第一实施方案的图像传感器的一部分的电路图；

图3是根据本技术的第二实施方案的图像传感器的一部分的电路图；

图4是根据本技术的第三实施方案的图像传感器的一部分的电路图；

图5是用于操作图3中的电路的流程图；

图6是用于操作图3中的电路的时序图；

图7是用于操作图4中的电路的流程图；

图8是用于操作图4中的电路的时序图；

图9是用于操作图2中的电路的流程图；并且

图10是用于操作图2中的电路的时序图。

具体实施方式

本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可以通过被配置成执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本技术可以采用各种像素架构、行选择电路、列电路系统、处理电路、信号转换器等，它们可以执行各种功能。此外，本技术可结合任何数量的系统(诸如汽车、航空航天、医疗、科学、监视和消费电子器件)实施，并且所述的这些系统仅为该技术的示例性应用。另外，本技术可采用任何数量的常规技术，以用于捕获图像数据、采样图像数据、处理图像数据等。另外，本技术可结合任何图像传感器操作模式(诸如全局重置释放模式、全局快门模式和电子卷帘快门模式)一起实施。

根据本技术的各个方面的用于抗重叠电路验证的方法和装置可以结合任何合适的电子系统(诸如汽车系统(例如，高级驾驶员辅助系统)、“智能设备”、可穿戴设备、便携式电子器件、消费者电子器件等)一起操作。此外，用于抗重叠电路验证的方法和装置可以集成到任何合适的成像系统(诸如相机系统、视频系统、机器视觉、车辆导航、监视系统、运动检测系统等)中。

参考图1，系统可以包括图像传感器100以捕获图像数据。例如，光可以进入并且撞击到图像传感器100的光敏表面。图像传感器可以进一步处理图像数据。例如，图像传感器100可以将光转换为电信号。在各种实施方案中，图像传感器100可以被配置为集成电路(即，管芯)，该集成电路包括执行各种图像捕获操作和处理功能的各种设备和/或系统。例如，图像传感器100可以包括像素阵列105、行电路系统115、抗重叠电路系统165和列电路系统125。图像传感器100可还被配置成执行自测试和/或确定抗重叠电路系统165的功能性。例如，图像传感器100可以包括验证电路150。图像传感器100可以结合任何合适的技术来实施，诸如互补金属氧化物半导体(CMOS)和电荷耦合器件(CCD)中的有源像素传感器。

像素阵列105检测光并且通过以下方式来递送构成图像的信息：将波的可变衰减(在它们穿过物体或经物体反射时)转换成电信号。像素阵列105可以包括被布置成行和列的多个像素110，并且像素阵列105可以包含任何数量的行和列，例如数百或数千的行和列。每个像素110的位置可以由像素阵列105内的行数和列数限定。像素阵列105可以电连接到抗重叠电路系统165并且被配置成将像素信号传输到该抗重叠电路系统。

在各种实施方案中，图像传感器100可还包括透镜(未示出)，该透镜被配置成将图像聚焦在像素阵列105上。例如，透镜可包括固定焦距透镜和/或可调焦距透镜。

在各种实施方案中，图像传感器100可还包括滤色器系统(未示出)，诸如滤色器阵列(CFA)，以根据波长来过滤入射光。CFA可以包括位于像素阵列105上的滤色器图案以捕获颜色信息。例如，可以提供包括红色、蓝色和绿色滤色器的图案的拜耳滤色器阵列，其中每个像素110覆盖有红色、蓝色或绿色滤色器之一。在其他实施方案中，CFA可使用其他滤色器来形成，诸如RCCG滤色器(一个红色、两个透光和一个绿色)、RCCC滤色器(一个红色和三个透光)、CRGB滤色器(一个青色、一个红色、一个绿色和一个蓝色)以及任何其他合适的颜色图案。在各种实施方案中，CFA可包括“透光”或透明的滤色器元件。CFA可形成2×2颜色图案、4×4颜色图案、2×4颜色图案或任何其他合适的图案尺寸。在各种实施方案中，CFA可以重复覆盖整个像素阵列105。

每个像素110可以包括用于收集电荷的光敏区200，诸如光电门或光电二极管，以检测光并且将检测到的光转换成电荷。每个像素110可还包括各种设备以促进各种功能，诸如电荷收集、信号读出、像素复重置等。例如，每个像素110可以包括多个晶体管，诸如转移门205、重置晶体管210、行选择晶体管220和源极跟随器晶体管215。

一般来讲，转移门205响应于转移信号TX并且操作以将电荷从光敏区200转移到源极跟随器晶体管215，并且行选择晶体管220响应于行选择信号RS并且促进读出像素信号。源极跟随器晶体管215可以作为放大器操作并且将光敏区200和/或浮动扩散区FD中的电荷转换为电压信号。源极跟随器晶体管215可以连接到输出线路(例如，列路径)160，并且可以将单个像素输出电压输出到输出线路160。源极跟随器晶体管215可以通过行选择晶体管220启用(即，激活)。每个像素110的特定像素架构和操作可以根据所期望的图像传感器布局、所期望的功能等而变化。

在各种实施方案中，图像传感器100可以包括浮动扩散区FD(也被称为浮动扩散节点)。浮动扩散区FD可以用作感测节点，并且可以由适于存储电荷的任何设备或结构(诸如二极管或电容器)形成。在各种实施方案中，多个光敏区200可以共用一个浮动扩散区FD，并且可以直接地或经由一个或多个转移门205间接地连接到浮动扩散区FD。连接到浮动扩散区FD的光敏区200的数量可以是基于任何合适的标准，诸如图像传感器的期望架构(物理布局)和/或所期望的图像传感器操作和功能。

行电路系统115可以从定时和控制单元(未示出)和/或验证电路150接收行地址并且通过行控制路径255将对应的行控制信号(诸如重置信号RST、行选择信号RS、转移信号TX)供应到选定像素110。行电路系统115可还包括集成在像素阵列105内的各种接线、电连接和/或设备，它们连接到每个像素110。根据各种实施方案，行电路系统115可以选择性激活连续的像素行并且将像素信号传输(即，读出)到抗重叠电路系统165。

列电路系统125可以执行各种操作，诸如采样、放大、信号转换等。例如，列电路系统125可以包括各种处理电路，诸如采样和保持电路(未示出)、信号转换器(诸如模数转换器)、线路缓冲器等。列电路系统125可以通过多个输出线路(例如，列路径)160连接到像素阵列105和/或抗重叠电路系统165，其中像素阵列105的每列具有专用输出线路160以传输像素信号。输出线路160可以用于传输来自像素110的像素信号和/或供应偏置信号(例如，偏置电流或偏置电压)。

在各种实施方案中，定时和控制单元(未示出)可以通信地连接到图像传感器100或集成在图像传感器100内，以提供各种操作指令。例如，定时和控制单元可以被配置成根据特定应用来控制曝光时间、调整像素信号读出定时、控制重置操作以及其他所期望的操作。

一般来讲，在图像捕获期间，抗重叠电路系统165结合静态寄存器140一起操作以校正和/或抵消造成呈现重叠伪影的图像的有错误的信号。抗重叠电路系统165可以通过监视重置信号的电压电平并且确定该电压电平是否异常低来检测重叠状况的存在。如果如此，那么抗重叠电路系统165通过将电压源施加到输出线路160来将重置信号拉到适当电平。用于电压源的适当电压是正常重置信号电压电平，其是基于图像传感器100的特定特性并且存储在静态寄存器140中。根据各种实施方案，抗重叠电路系统165包括多个抗重叠电路120，其中每个输出线路160将一列像素连接到专用抗重叠电路120。每个抗重叠电路120还可以连接到验证电路150并且被配置成将像素输出电压传输到验证电路150。

在第一实施方案中，并且参考图2，抗重叠电路120可以包括响应于第一重叠DAC信号(重叠DAC 1)的第一晶体管225以及响应于第一重叠使能信号(重叠使能1)的第一重叠使能晶体管230。例如，第一重叠DAC信号可以被施加到第一晶体管225的栅极端子，并且第一重叠使能信号可以被施加到第一重叠使能晶体管230的栅极端子。第一晶体管225和第一重叠使能晶体管230可以连接在源极端子/漏极端子处，并且重叠使能晶体管230可以进一步连接到输出线路。

在第二实施方案中，并且参考图3，抗重叠电路120可以包括冗余电路和/或设备。例如，抗重叠电路120可以包括第一晶体管225和第一重叠使能晶体管230(如上所述并且被称为第一子电路300)，以及包括第二晶体管235和第二重叠使能晶体管240的第二子电路305。在本实施方案中，第二晶体管235可以响应于第二重叠DAC信号(重叠DAC 2)，并且第二重叠使能晶体管240可以响应于第二重叠使能信号(重叠使能2)并且可以进一步连接到输出线路。例如，第二重叠DAC信号可以被施加到第三晶体管235的栅极端子，并且第二重叠使能信号可以被施加到第四晶体管240的栅极端子。在该实施方案中，第一晶体管225直接地连接到第一重叠使能晶体管230，并且第二晶体管235直接地连接到第二重叠使能晶体管240。抗重叠电路120可以包括任何数量的子电路。

在第三实施方案中，并且参考图4，抗重叠电路120可以包括第一晶体管225和第二晶体管230，它们各自响应于第一重叠DAC信号和第二重叠DAC信号。在本实施方案中，第一晶体管225和第二晶体管235可以彼此并联连接，并且每个晶体管225、235直接地连接到第一重叠使能晶体管230。例如，第一晶体管225和第二晶体管235中的每者的漏极端子可以连接到参考电压VAA，并且源极端子可以连接到重叠使能晶体管230的漏极端子。在本实施方案中，抗重叠电路120可以包括与第一晶体管225和第二晶体管235并联连接的任何数量的晶体管。例如，抗重叠电路120可以具有彼此并联连接的n个晶体管，其中最后一个晶体管245是第n个晶体管并且响应于第n个重叠DAC信号(重叠DAC n)。

根据示例性实施方案，行电路系统115可以生成重叠使能信号(诸如第一重叠使能信号和第二重叠使能信号)并且将其传输到抗重叠电路120。在另选的实施方案中，图像传感器100中的任何合适的电路和/或系统可以被配置成生成重叠使能信号并且将其传输到所期望的抗重叠电路120。

参考图1至图4，验证电路150通过执行电路测试并且检测抗重叠电路120中的故障来估计抗重叠电路120内的各种电路路径的电路连接性。例如，将DAC 130连接到抗重叠电路120(即，重叠DAC线路260)并且用于传输重叠DAC信号的接线和/或用于传输重叠使能信号的接线(即，重叠使能线路265)可能断裂。这种状况可以称为电路失效和/或电路故障。在这种情况下，抗重叠电路120将不按期望的运行，并且重叠伪影可能产生。在测试操作期间，验证电路150可以经由开关155选择性地连接到DAC 130。验证电路150和/或行电路系统115可以被配置成将各种测试输入信号(诸如重叠DAC信号和重叠使能信号)施加到抗重叠电路120。

验证电路150可还被配置成因施加测试输入信号而接收和存储测试输出电压。例如，验证电路150可以连接到列电路系统125并且被配置成从列电路系统125接收测试输出电压，并且可以包括存储器(未示出)以存储测试输出电压。验证电路150可还被配置成比较两个测试输出电压，从测试输出电压生成差电压，并且确定差电压是否落在预定范围内。例如，验证电路150可以将第一测试输出电压与第二测试输出电压进行比较，其中第一测试输出电压和第二测试输出电压从抗重叠电路系统165中的相同的抗重叠电路120生成。在各种实施方案中，如果检测到故障，那么验证电路150可以生成错误信号(错误标志)。在机器视觉应用(诸如汽车应用)中，可以将错误标志传输到主机系统(未示出)。

根据各种实施方案，验证电路150可以包括各种电路、逻辑电路、存储器部件和/或适于传输各种测试输入信号、执行两个或更多个信号的比较和/或存储各种数据和信息的系统。例如，验证电路150可以利用现场可编程门阵列或专用集成电路以硬件实施。在各种实施方案中，验证电路150可还接收时钟信号(未示出)。验证电路150可以被编程为以特定间隔(诸如在每一帧之后、在每第n帧之后和/或在启动时)执行电路验证和连接。

在各种实施方案中，图像传感器100可还包括数模转换器(DAC)130，以将数字信号转换为模拟信号。例如，DAC 130可以经由开关155选择性地连接到静态寄存器140和验证电路150，并且被配置成将来自静态寄存器电路或验证电路150的数字信号转换为模拟信号。DAC 130可以将所转换的数字信号(诸如，重叠DAC 1信号和重叠DAC 2信号)传输到抗重叠电路120的相应晶体管。

在操作中，并且参考图1至图10，该方法和装置估计抗重叠电路120中的至少一个电路路径的各种电路连接性。例如，该方法和装置可以估计传输重叠DAC信号的电路路径和/或传输重叠使能信号的电路路径的电路连接性。根据各种实施方案，该方法和装置可配备有自测试模式，其中图像传感器100的正常操作暂停，并且图像传感器100对抗重叠电路路径执行连接性估计。在自测试模式期间，图像传感器100将各种测试电压施加到抗重叠电路120，并且在施加特定测试电压时，读出测试输出信号，诸如测试输出电压Vout。然后可以将所得测试输出电压Vout与来自先前测试结果的测试输出电压Vout进行比较，以生成差信号，诸如差电压。然后，图像传感器100可以确定差电压是否在预期电压范围内。根据各种实施方案，验证电路120可以生成输出信号，诸如在检测到电路故障的情况下的错误信号，或在电路路径没有电路故障的情况下的验证信号。可以针对任何数量的电路路径并且以不同时间间隔和/或在特定事件时(诸如，在每一帧之后、在每第n帧之后和/或在启动时)重复测试电压。

在第一实施方案中，并且参考图1、图2、图9和图10，在激活自测试模式时，验证电路150经由开关155连接到DAC 130(900)，并且验证电路150经由行电路系统115使行选择信号RS解除生效(905)。验证电路150还经由DAC 130将重叠DAC信号设定为第一电压电平(910)，并且行电路系统115(和/或另一个合适的电路)使重叠使能信号生效(915)。图像传感器100从每个抗重叠电路120传输测试输出电压Vout并且将测试输出电压Vout存储在验证电路存储器(未示出)中(920)。列电路系统125可以结合抗重叠电路120一起操作，以促进读出测试输出电压Vout。然后，验证电路150可以将重叠DAC信号设定为第二电压电平(925)，以与上述相同的方式读出第二测试输出电压Vout，并且将第二测试输出电压存储到验证电路存储器(930)。然后，验证电路150可以使用第一测试输出电压和第二测试输出电压来生成差电压(935)。例如，验证电路150可以使第一测试输出电压和第二测试输出电压相减以获得差信号，诸如差电压，其中所相减的测试输出电压从相同的抗重叠电路120获得。

然后，验证电路150可以基于测试电压的特定电平而确定差电压是否在预期预定范围内(940)。如果差电压落在预定范围内，那么图像传感器100可以继续正常操作(950)。如果差电压不落在预定范围内，那么验证电路150可以生成错误标志(即，错误信号)(945)以指示抗重叠电路120可能具有电路故障。上述过程可以同时或相继被应用于抗重叠电路系统165中的每个抗重叠电路120。在任何情况下，图像传感器100都将利用每个抗重叠电路120中的被验证电路150确认为正常运行的电路路径。

在第二实施方案中，并且参考图1、图3、图5和图6，在激活自测试模式时，验证电路150经由开关155连接到DAC 130(500)。验证电路150促进例如经由行电路系统115使重叠使能1信号生效并且使重叠使能2信号解除生效(505)，并且经由行电路系统115使行选择信号RS解除生效(510)。验证电路150然后经由DAC 130将重叠DAC信号设定为第一电压电平(515)。图像传感器100从抗重叠电路120传输测试输出电压Vout并且将第一测试输出电压Vout存储在验证电路存储器(未示出)中(520)。列电路系统125可以结合抗重叠电路120一起操作，以促进读出测试输出电压Vout。然后，验证电路150可以将重叠DAC信号设定为第二电压电平(525)，以与上述相同的方式方式读出第二测试输出电压Vout，并且将第二测试输出电压存储到验证电路存储器(530)。

然后，验证电路150可以使用本实施方案的第一测试输出电压和第二测试输出电压来生成第一差电压(535)。例如，验证电路150可以使第一测试输出电压和第二测试输出电压相减以获得第一差电压，其中所相减的测试输出电压从相同的抗重叠电路120获得。然后，验证电路150可以基于测试电压的特定电平而确定第一差电压是否在预期预定范围内(940)。如果第一差电压落在预定范围内，那么图像传感器100可以在重叠使能1信号生效的情况下继续正常操作(590)。

如果第一差电压不落在预定范围内，那么验证电路150可以促进使重叠使能2信号生效并且使重叠使能1信号解除生效(545)。验证电路150然后经由DAC 130将重叠DAC 2信号设定为第一电压电平(550)。然后，图像传感器100读出第三测试输出电压并且将其存储到存储器(555)。然后，验证电路150经由DAC 130将重叠DAC 2信号设定为第二电压电平(560)。然后，图像传感器100读出第四测试输出电压并且将其存储到存储器(565)。然后，验证电路150可以使用第三测试输出电压和第四测试输出电压来以与上述相同的方式生成第二差信号，诸如第二差电压(570)。

然后，验证电路150可以确定第二差电压是否在预期预定范围内(575)。如果第二差电压落在预定范围内，那么在重叠使能2信号生效的情况下，图像传感器100可以继续正常操作(585)。如果差电压不落在预定范围内，那么验证电路150可以生成错误标志(即，错误信号)(580)以指示抗重叠电路120可能具有电路故障。上述过程可以同时或相继被应用于抗重叠电路系统165中的每个抗重叠电路120。在任何情况下，图像传感器100都将利用每个抗重叠电路120中的被验证电路150确认为正常运行的电路路径。

在第三实施方案中，并且参考图1、图4、图7和图8，在激活自测试模式时，验证电路150经由开关155连接到DAC 130(700)。验证电路150促进例如经由行电路系统115使重叠使能信号生效，使重叠DAC1信号生效，并且使重叠DAC 2：n信号解除生效(705)。验证电路150还经由行电路系统115使行选择信号RS解除生效(710)。然后，验证电路150经由DAC 130将重叠DAC 1信号设定为第一电压电平(715)。图像传感器100从抗重叠电路120读出第一测试输出电压Vout，并且将第一测试输出电压存储在验证电路存储器(未示出)中(720)。列电路系统125可以结合抗重叠电路120一起操作，以促进读出测试输出电压Vout。然后，验证电路150可以将重叠DAC 2信号设定为第二电压电平(725)，以与上述相同的方式读出第二测试输出电压，并且将第二测试输出电压存储到验证电路存储器(730)。

然后，验证电路150可以使用本实施方案的第一测试输出电压和第二测试输出电压来生成第一差信号，诸如第一差电压(735)。例如，验证电路150可以使第一测试输出电压和第二测试输出电压相减，其中所相减的测试输出电压从相同的抗重叠电路120获得。然后，验证电路150可以基于测试电压的特定电平而确定第一差电压是否在预期预定范围内(740)。如果第一差电压落在预定范围内，那么图像传感器100可以在重叠DAC 1信号生效的情况下继续正常操作(790)。

如果第一差电压不落在预定范围内，那么验证电路150使重叠DAC 2信号生效并且使重叠DAC 1信号解除生效(745)。验证电路150然后经由DAC 130将重叠DAC 2信号设定为第一电压电平(750)。然后，图像传感器100读出第三测试输出电压并且将其存储到存储器(755)。然后，验证电路150经由DAC 130将重叠DAC 2信号设定为第二电压电平(760)。然后，图像传感器100读出第四测试输出电压并且将其存储到存储器(765)。然后，验证电路150可以使用本实施方案的第三测试输出电压和第四测试输出电压来以与上述相同的方式生成第二差信号，诸如第二差电压(770)。

然后，验证电路150可以确定第二差电压是否在预期预定范围内(775)。如果第二差电压落在预定范围内，那么在重叠DAC 2信号生效的情况下，图像传感器100可以继续正常操作(785)。如果差电压不落在预定范围内，那么验证电路150可以生成错误标志(即，错误信号)(780)以指示抗重叠电路120可能具有电路故障。上述过程可以同时或相继被应用于抗重叠电路系统165中的每个抗重叠电路120。在任何情况下，图像传感器100都将利用每个抗重叠电路120中的被验证电路150确认为正常运行的电路路径。

在上述描述中，已结合具体示例性实施方案描述了所述技术。所示的和所述的特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本实用新型技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线路旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。

已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本实用新型技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其他方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。

上文已经针对具体实施方案描述了有益效果、其他优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。

术语“包含”、“包括”或其任何变型形式旨在提及非排他性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其他要素。除了未具体引用的那些，本实用新型技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其他组合和/或修改可在不脱离其一般原理的情况下变化或以其他方式特别适于具体环境、制造规范、设计参数或其他操作要求。

上文已结合示例性实施方案描述了本实用新型技术。然而，可在不脱离本实用新型技术的范围的情况下对示例性实施方案作出变化和修改。这些和其他变化或修改旨在包括在本技术的范围内，如随附权利要求书所述。

根据一个方面，图像传感器包括：像素阵列，该像素阵列包括被布置成行和列的多个像素；抗重叠电路，该抗重叠电路连接到一列像素并且包括：第一晶体管，该第一晶体管响应于第一重叠信号；和第一重叠使能晶体管；验证电路，该验证电路连接到抗重叠电路并且被配置成：控制第一重叠信号的电压电平；以及检测抗重叠电路中的故障。

在图像传感器的一个实施方案中，抗重叠电路还包括第二晶体管，该第二晶体管响应于第二重叠信号。

在图像传感器的一个实施方案中，第一晶体管直接地连接到第一重叠使能晶体管，并且第二晶体管直接地连接到第二重叠使能晶体管。

在图像传感器的一个实施方案中，第一晶体管和第二晶体管彼此并联连接并且直接地连接到第一重叠使能晶体管。

在图像传感器的一个实施方案中，验证电路将第一重叠信号的电压电平设定为以下之一：第一电压电平和第二电压电平。

在图像传感器的一个实施方案中，验证电路经由开关选择性地连接到抗重叠电路。

在图像传感器的一个实施方案中，验证电路还连接到像素阵列并且控制该像素阵列的每行的行选择信号。

在图像传感器的一个实施方案中，验证电路：将第一电压电平施加到第一晶体管；根据被施加的第一电压电平来读出第一测试输出电压；将第二电压电平施加到第一晶体管；根据被施加的第二电压电平来读出第二测试输出电压；通过从第二测试输出电压减去第一测试输出电压来计算差输出电压；以及如果差输出电压超过预定范围，那么生成错误信号。

在图像传感器的一个实施方案中，验证电路：生成第一测试输出信号；生成第二测试输出信号；基于第一测试输出信号和第二测试输出信号而生成差信号；以及确定差信号是否变化超过预定范围。

根据另一方面，用于检测抗重叠电路中的电路故障的方法包括：提供包括抗重叠电路的图像传感器，其中图像传感器被配置成：估计来自抗重叠电路中的多个电路路径的至少一个电路路径的电路连接性；以及根据电路连接性估计来生成输出信号。

在一个操作中，估计电路连接性包括：在第一时间将第一测试信号施加到抗重叠电路；在第二时间读出第一测试输出信号；在第三时间将第二测试信号施加到抗重叠电路；在第四时间读出第二测试输出信号；以及在第四时间之后确定第一测试输出信号与第二测试输出信号之间的差信号。

在一个操作中，确定差电压包括从第二测试输出信号减去第一测试输出信号。

在一个操作中，估计电路连接性还包括确定差信号是否在预定电压范围内。

在一个操作中，多个电路路径包括：重叠使能线路；和重叠DAC线路。

在一个操作中，输出信号是以下之一：如果在电路路径上存在电路故障，那么就是错误信号；以及如果电路路径没有电路故障，那么就是验证信号。

在一个操作中，图像传感器还被配置成从没有电路故障的多个电路路径选择电路路径。

根据又一方面，成像系统包括：像素阵列；抗重叠电路，该抗重叠电路连接到像素阵列；和验证电路，该验证电路连接到抗重叠电路并且被配置成估计用于控制抗重叠电路的电路路径的电路连接性。

在成像系统的一个实施方案中，抗重叠电路包括：第一晶体管，该第一晶体管响应于第一测试输入信号；第一重叠使能晶体管，该第一重叠使能晶体管响应于重叠使能信号；和第二晶体管，该第二晶体管响应于第二测试输入信号。

在成像系统的一个实施方案中，验证电路被配置成：在第一时间将第一电压施加到第一晶体管；在第二时间读出第一测试输出电压；在第三时间将第二电压施加到第一晶体管；在第四时间读出第二测试输出电压；以及确定第一测试输出电压与第二测试输出电压之间的差电压。

在成像系统的一个实施方案中，电路路径包括以下中的至少一个：重叠使能线路；和重叠DAC线路。

Claims (10)

1.一种图像传感器，其特征在于，包括：像素阵列、抗重叠电路和验证电路，

所述像素阵列包括被布置成行和列的多个像素；

所述抗重叠电路连接到一列像素并且包括：

第一晶体管，所述第一晶体管响应于第一重叠信号；和

第一重叠使能晶体管；

所述验证电路连接到所述抗重叠电路并且被配置成：

控制所述第一重叠信号的电压电平；以及

检测所述抗重叠电路中的故障。

2.根据权利要求1所述的图像传感器，其特征在于，所述抗重叠电路还包括第二晶体管，所述第二晶体管响应于第二重叠信号。

3.根据权利要求2所述的图像传感器，其特征在于，所述第一晶体管直接地连接到所述第一重叠使能晶体管，并且所述第二晶体管直接地连接到第二重叠使能晶体管。

4.根据权利要求2所述的图像传感器，其特征在于，所述第一晶体管和所述第二晶体管彼此并联连接并且直接地连接到所述第一重叠使能晶体管。

5.根据权利要求1所述的图像传感器，其特征在于，所述验证电路将所述第一重叠信号的所述电压电平设定为以下之一：第一电压电平和第二电压电平。

6.根据权利要求1所述的图像传感器，其特征在于，所述验证电路经由开关选择性地连接到所述抗重叠电路。

7.根据权利要求1所述的图像传感器，其特征在于，所述验证电路为在通过将第一电压电平和第二电压电平施加到所述第一晶体管读出的两个测试输出电压的差电压超过预定范围时生成错误信号的电路。

8.一种成像系统，其特征在于，包括：

像素阵列；

抗重叠电路，所述抗重叠电路连接到所述像素阵列；和

验证电路，所述验证电路连接到所述抗重叠电路，并且被配置成估计用于控制所述抗重叠电路的电路路径的电路连接性；

其中所述电路路径包括以下中的至少一个：

重叠使能线路；和

重叠DAC线路，

其中，所述重叠使能线路为用于传输重叠使能信号的接线，所述重叠DAC线路为用于传输重叠DAC信号的接线。

9.根据权利要求8所述的成像系统，其特征在于，所述抗重叠电路包括：

第一晶体管，所述第一晶体管响应于第一测试输入信号；

第一重叠使能晶体管，所述第一重叠使能晶体管响应于重叠使能信号；和

第二晶体管，所述第二晶体管响应于第二测试输入信号。

10.根据权利要求9所述的成像系统，其特征在于，所述验证电路为在通过将第一电压电平和第二电压电平施加到所述第一晶体管读出的两个测试输出电压的差电压超过预定范围时生成错误信号的电路。