CN209461157U - 一种集成电路动态存储电容漏电时间曲线测量装置 - Google Patents

Abstract

本实用新型公开了一种集成电路动态存储电容漏电时间曲线测量装置，包括核心控制模块、电平转换电路、信号缓冲调理电路、模数转换器和电源模块；核心控制模块通过电平转换电路将数据写入动态存储电容，再通过模数转换器读取经过信号缓冲调理电路调理的动态存储电容的输出电压值，最后在显示屏上显示动态存储电容的电压时间曲线。本实用新型解决了集成电路动态存储电容漏电时间曲线的板级测量问题，具有成本低、体积小、适用电压范围宽、可扩展性强、自动化测量、使用便捷等特点，可应用于集成电路（IC）测试的动态存储电容漏电时间曲线测试领域。

Description

一种集成电路动态存储电容漏电时间曲线测量装置

技术领域

本实用新型涉及集成电路测试领域，尤其是一种集成电路动态存储电容漏电时间曲线测量装置。

背景技术

在集成电路产业中，动态存储结构的应用非常广泛，例如动态随机存储器DRAM以其读写速度快、面积小、价格低的优势占有很大的存储器市场，此外在一些显示设备中也使用动态存储结构存储显示数据。与SRAM使用的双稳态电路不同的是，动态存储结构使用存储电容来存储数据，由于CMOS工艺电路中存在各种漏电流，存储电容的电压会随时间衰减，所以动态存储结构需要进行额外的刷新操作来保持存储电容上的存储数据。

然而，动态存储结构CMOS器件的参数不同会导致漏电流不同，而且即使是相同的动态存储电路结构与相同的器件参数，由于集成电路制造工艺、供电电压和工作温度（PVT）的不同，也会造成漏电流的差异，这样就使得动态存储结构所需要的刷新时间不同。因此，对于动态存储结构来说，测量其动态存储电容的漏电时间曲线是非常必要的。然而，由于集成电路中的存储电容的电容量大约是飞法（fF）数量级，远小于电路板级的电容，如果直接使用市面上的示波器来测试动态电容漏电时间曲线，示波器的探头增加了存储电容漏电回路，存储电容的电荷将很快被释放掉，所以传统的电路板级的测试方案无法实现集成电路动态存储电容漏电时间曲线的测量。

实用新型内容

本实用新型的目的是针对现有技术的不足与实际应用需求而提供的一种集成电路动态存储电容漏电时间曲线测量装置，该装置使用信号缓冲调理电路对集成电路动态存储结构的输出信号进行缓存调理，增强了芯片级电容输出信号的驱动能力，解决了集成电路动态存储电容漏电时间曲线的板级测量问题。

此外，该装置核心处理模块的微处理器的输出信号通过电平转换电路控制集成电路动态存储结构的位选BL和字选WL输入端，将数据写入集成电路动态存储结构的存储电容中，模数转换器将经过信号缓冲调理电路缓冲调理的、集成电路动态存储结构的输出模拟信号，转换为数字信号输入到核心处理模块的微处理器，微处理器通过模数转换器不断采样得到动态存储电容的电压值，最后在显示屏上显示集成电路动态存储电容的漏电时间曲线，实现了集成电路动态存储电容漏电时间曲线的自动化测试。该装置的电平转换电路拓宽了集成电路动态存储结构输入控制信号的电压范围，使该装置可适用于多种工作电压的动态存储结构的存储电容漏电时间曲线测量。

该装置具有成本低、体积小、适用电压范围宽、可扩展性强、使用便捷等特点，解决了集成电路动态存储电容漏电时间曲线的板级测量问题，同时使得集成电路动态存储电容漏电时间曲线测试实现自动化，降低集成电路测试的人力成本，提高集成电路测试的效率。

实现本实用新型目的的具体技术方案是：

一种集成电路动态存储电容漏电时间曲线测量装置，该装置包括核心控制模块、电平转换电路、信号缓冲调理电路、模数转换器、显示屏及电源模块；所述核心控制模块分别与电平转换电路、模数转换器、显示屏及电源模块连接；电平转换电路分别与核心控制模块和电源模块连接；信号缓冲调理电路分别与核心控制模块和电源模块连接；模数转换器与核心控制模块、信号缓冲调理电路和电源模块连接；显示屏与核心控制模块和电源模块连接。

所述核心控制模块由微处理器、时钟模块、复位模块及JTAG接口构成；微处理器分别与时钟模块、复位模块及JTAG接口连接。

所述核心控制模块中的微处理器与电平转换电路、模数转换器、显示屏及电源模块连接。

所述电平转换电路有两个输出端口，在使用该装置测量时，分别与待测集成电路动态存储结构的输入端字线WL与位线BL连接。

所述信号缓冲调理电路有一个输入端口，在使用该装置测量时，与待测集成电路动态存储结构的动态电容输出端MO连接。

本实用新型的有益效果是：

其一，本实用新型充分发挥了微处理器编程灵活的特点，可扩展性强，可根据具体的测试需求进行定制；

其二，本实用新型利用信号缓冲调理电路对集成电路动态存储结构的输出信号进行缓存调理，解决了集成电路动态存储电容漏电时间曲线的板级测量问题；

其三，本实用新型利用电平转换电路拓宽了微处理器输出到集成电路动态存储结构的控制信号电压范围，使本实用新型可适用于多种工作电压的动态存储结构存储电容的漏电时间曲线测量。

其四，本实用新型利用微处理器控制集成电路动态存储结构的输入信号，微处理器通过模数转换器读取动态存储结构的输出信号，实现集成电路动态存储电容漏电时间曲线的自动化测试，降低集成电路测试的人力成本，提高集成电路测试的效率。

附图说明

图1为本实用新型结构示意图；

图2为本实用新型核心控制模块的结构示意图；

图3为本实用新型电平转换电路的电路原理图；

图4为本实用新型信号缓冲调理电路的电路原理图；

图5为本实用新型使用状态参考图；

图6为本实用新型的工作流程图。

具体实施方式

参阅图5，本实用新型包括核心控制模块1、电平转换电路2、信号缓冲调理电路3、模数转换器4、显示屏5及电源模块6；所述核心控制模块1分别与电平转换电路2、模数转换器4、显示屏5及电源模块6连接；电平转换电路2分别与核心控制模块1和电源模块6连接；信号缓冲调理电路3分别与核心控制模块1和电源模块6连接；模数转换器4与核心控制模块1、信号缓冲调理电路3和电源模块6连接；显示屏5与核心控制模块1和电源模块6连接。电平转换电路2的两个输出端口与待测集成电路动态存储结构A的输入端字线WL与位线BL连接。信号缓冲调理电路3的输入端口与待测集成电路动态存储结构A的动态电容输出端MO连接。所述模数转换器4采用型号为AD7720的串行接口的模数转换器芯片，所述显示屏6为UART接口的显示屏。

参阅图2，所述核心控制模块1由微处理器11、时钟模块12、复位模块13及JTAG接口14构成；微处理器11分别与时钟模块12、复位模块13及JTAG接口14连接。核心控制模块1中的微处理器11与电平转换电路2、模数转换器4、显示屏5及电源模块6连接。所述微处理器11型号为STM32F767IGT6，时钟模块12用于为微处理器11提供输入时钟，复位模块13用于管理微处理器11的复位操作，JTAG接口14用于更新微处理器11的运行逻辑。

参阅图3，所述电平转换电路由两个独立的电路组成，分别对核心控制模块输出的集成电路动态存储结构位选与字选控制信号进行电平转换，输出到待测集成电路动态存储结构A的输入端字线WL与位线BL。电平转换电路包括型号为NLSV1T34的电平转换芯片U1与U2，电阻R1、R2、R3和R4以及电容C2、C3、C4和C5构成。电平转换芯片U1的1脚连接电源模块6输出微处理器11供电电压+3.3V，电容C2连接在电平转换芯片U1的1脚与地GND之间；电阻R1连接在微处理器11输出的位线控制信号MCU_BL与电平转换芯片U1的2脚之间；电平转换芯片U1的3脚连接到地GND；电阻R2连接在电平转换芯片U1的4脚与待测集成电路动态存储结构A的输入端位线BL之间；电平转换芯片U1的5脚连接电源模块6输出待测集成电路动态存储结构A工作电压+Vx，电容C3连接在电平转换芯片U1的5脚与地GND之间；电平转换芯片U2的1脚连接电源模块6输出微处理器11供电电压+3.3V，电容C4连接在电平转换芯片U2的1脚与地GND之间；电阻R3连接在微处理器11输出的字线控制信号MCU_WL与电平转换芯片U2的2脚之间；电平转换芯片U2的3脚连接到地GND；电阻R4连接在电平转换芯片U2的4脚与待测集成电路动态存储结构A的输入端字线WL之间；电平转换芯片U2的5脚连接电源模块6输出待测集成电路动态存储结构A工作电压+Vx，电容C5连接在电平转换芯片U2的5脚与地GND之间。

参阅图4，所述信号缓冲调理电路由型号为AD8065的高速放大器U3、电阻R5、R6、电容C6、C7构成，高速放大器U3、电阻R6以及电容C6起到信号缓冲作用，增加了待测集成电路动态存储结构A输出信号的驱动能力，电阻R5与C7起到信号滤波调理作用，使信号输入到模数转换器4后不会发生混叠。高速放大器U3的5脚连接电源模块6输出的高速放大器供电电压+12V，电容C6连接在高速放大器U3的5脚与地GND之间；高速放大器U3的3脚连接待测集成电路动态存储结构A的动态电容输出端MO；电阻R6连接在高速放大器U3的4脚与1脚之间；电阻R5连接在高速放大器U3的1脚与模数转换器4的输入端ADC_MO之间；电容C7连接在模数转换器4的输入端ADC_MO与地GND之间；高速放大器U3的2脚连接在地GND。

参阅图6，本实用新型的工作流程如下：

硬件连接：首先按照图5、图2、图3和图4将本装置各部分连接起来，同时连接外部电源到电源模块5。

电源供电：然后电源模块5为本装置的核心控制模块1、电平转换电路2、信号缓冲调理电路3、模数转换器4以及显示屏5输出供电电压。

烧录可执行文件：在需要烧录微处理器11的可执行文件时，通过JTAG接口向微处理器11烧录可执行的二进制文件。

写入动态存储结构输入数据：微处理器11根据待测集成电路动态存储结构A的控制时序，产生字选控制信号MCU_WL以及位选控制信号MCU_BL输出到电平转换电路2，电平转换电路2根据将待测集成电路动态存储结构A的工作电压将微处理器11产生两个控制信号进行电平转换，分别输出到待测集成电路动态存储结构A的字选输入端WL以及位选输入端BL，将数据写入待测集成电路动态存储结构A的动态存储电容C1。

读取动态存储结构输出电压：待测集成电路动态存储结构A的输出电压通过信号缓冲调理电路3缓冲调理后输入到模数转换器4，模数转换器4将输入的模拟信号转换为数字信号输入到核心处理模块1的微处理器11，微处理器11将通过模数转换器不断采样得到待测集成电路动态存储结构A的输出电压值进行缓存。

显示电容漏电时间曲线：微处理器11通过串口控制显示屏5按时间先后逐点显示缓存的一系列待测集成电路动态存储结构A的电压值，形成动态存储电容漏电时间曲线。

Claims (4)

1.一种集成电路动态存储电容漏电时间曲线测量装置，其特征在于，该装置包括核心控制模块（1）、电平转换电路（2）、信号缓冲调理电路（3）、模数转换器（4）、显示屏（5）及电源模块（6），所述核心控制模块（1）分别与电平转换电路（2）、模数转换器（4）、显示屏（5）及电源模块（6）连接；电平转换电路（2）分别与核心控制模块（1）和电源模块（6）连接；信号缓冲调理电路（3）分别与核心控制模块（1）和电源模块（6）连接；模数转换器（4）与核心控制模块（1）、信号缓冲调理电路（3）和电源模块（6）连接；显示屏（5）与核心控制模块（1）和电源模块（6）连接；

所述核心控制模块（1）由微处理器（11）、时钟模块（12）、复位模块（13）及JTAG接口（14）构成；微处理器（11）分别与时钟模块（12）、复位模块（13）及JTAG接口（14）连接。

2.根据权利要求1所述的集成电路动态存储电容漏电时间曲线测量装置，其特征在于，所述核心控制模块（1）中的微处理器（11）与电平转换电路（2）、模数转换器（4）、显示屏（5）及电源模块（6）连接。

3.根据权利要求1所述的集成电路动态存储电容漏电时间曲线测量装置，其特征在于，所述电平转换电路（2）有两个输出端口，测量时，分别与待测集成电路动态存储结构A的输入端字线WL与位线BL连接。

4.根据权利要求1所述的集成电路动态存储电容漏电时间曲线测量装置，其特征在于，所述信号缓冲调理电路（3）有一个输入端口，测量时，与待测集成电路动态存储结构A的动态电容输出端MO连接。