CN209374438U - 简易型电路板与芯片的封装结构 - Google Patents

简易型电路板与芯片的封装结构 Download PDF

Info

Publication number
CN209374438U
CN209374438U CN201920060929.1U CN201920060929U CN209374438U CN 209374438 U CN209374438 U CN 209374438U CN 201920060929 U CN201920060929 U CN 201920060929U CN 209374438 U CN209374438 U CN 209374438U
Authority
CN
China
Prior art keywords
chip
circuit board
contact
groove
contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920060929.1U
Other languages
English (en)
Inventor
陈石矶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201920060929.1U priority Critical patent/CN209374438U/zh
Application granted granted Critical
Publication of CN209374438U publication Critical patent/CN209374438U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Abstract

本实用新型是一种简易型电路板与芯片的封装结构，包括一个第一芯片，该第一芯片下方有至少一个第一芯片接点；一个电路板位于该第一芯片的下方，其中该电路板上方有对应的该第一芯片的第一芯片接点的电路板接点；该第一芯片结合该电路板；该第一芯片接点结合电路板接点的方式为ACF胶球结合或凸接点结合；其中该ACF胶球结合为应用ACF胶球为焊接接点与另一方的垫片结合的方式；以及其中该凸接点结合为应用同材料的凸接点与其他平接点或凸接点，这些接点分别置于电路板与芯片中，并应用物理或化学方法结合该凸接点与其他平接点或凸接点结合。上述结合方式还可用于结合具有多个芯片的晶圆以及电路板组。

Description

简易型电路板与芯片的封装结构
技术领域
本实用新型是有关于封装结构，尤其是一种简易型电路板与芯片的封装结构。
背景技术
现有技术的半导体多层芯片封装结构，是在电路板及芯片上方制造焊垫，再由焊垫之间进行连接达到信号的连通。最后再形成封装层达到整体封装的目的。现有技术的结构为了适应不同板材之间的焊点位置，连接导线必须绕线而且配置在整个电路结构的不同方位。绕线将会导致作业上的困难且增加工时，另外封装时必须在不同的面上封装环氧树脂，所以整体结构的厚度增加，一方面增加成本及工时，再者也会降低散热效果。
发明人为改进现有技术封装结构的缺点，因此构想出在上层电路板上形成开口，而使得信号连接线通过该开口而连接下层的芯片及上层的电路板，如美国第US9299626B2号专利，是应用打线制程来形成晶圆级封装架构，可适用于大型芯片的封装结构，使得整体结构可以简化，而可以节省封装成本。
故本实用新型提出一种崭新的简易型电路板与芯片的封装结构，以解决上述背景技术上的缺陷。
实用新型内容
本实用新型的目的为解决上述现有技术上的问题，本实用新型中提出一种简易型电路板与芯片的封装结构，可以使得接点及导线均为在内隐藏式，而不外露，可减少封装结构，封装时整个工时及操作程序均可减少，整个制造成本也会跟着降低。
为达到上述目的本实用新型中提出一种简易型电路板与芯片之的封装结构，包括：
一个第一芯片，该第一芯片下方有至少一个第一芯片接点；
一个电路板位于该第一芯片的下方，其中该电路板上方有位置上对应到该第一芯片的第一芯片接点的电路板接点；
该第一芯片接点结合到对应的该电路板的电路板接点上，该第一芯片结合该电路板；其中该第一芯片接点结合电路板接点的方式为ACF胶球结合或凸接点结合；
其中该ACF胶球结合为应用ACF胶球为焊接接点与另一方的垫片相接的结合方式；以及其中该凸接点结合系为同材料的凸接点与其他平接点或凸接点分别置于电路板与芯片中，并应用物理或化学方法结合该凸接点与其他平接点或凸接点结合的方式。
其中该ACF胶球结合中，该第一芯片接点为一个垫片，该电路板接点为一个作为焊接接点的ACF胶球，其中该ACF胶球为在胶体内部散布众多金属导体所形成的软性胶体，金属导体之间会压着后互相接触。
其中该凸接点结合中，该第一芯片接点为一个凸出于该第一芯片下表面的凸接点，该电路板接点为一个平接点。
其中该第一芯片下表面连接一个第二芯片；该第二芯片下方有至少一个第二芯片接点；
该电路板的上表面形成一个第一凹槽，其中该第一凹槽槽底的上表面有位置上对应到该第二芯片的第二芯片接点的凹槽接点；
该第二芯片位于该第一凹槽内侧，该凹槽接点结合到对应的该第二芯片的第二芯片接点，该第二芯片结合该电路板；其中该凹槽接点结合第二芯片接点的方式为ACF胶球结合。
其中该第一芯片下表面连接一个第二芯片；该第二芯片下方有至少一个第二芯片接点；
该电路板的上表面形成一个第一凹槽，其中该第一凹槽槽底的上表面有位置上对应到该第二芯片的第二芯片接点的凹槽接点；
该第二芯片位于该第一凹槽内侧，封装时该凹槽接点结合对应的该第二芯片的第二芯片接点上，该第二芯片结合该电路板；其中该凹槽接点结合第二芯片接点的方式为凸接点结合。
其中该电路板的下表面形成一个第二凹槽，其中该第二凹槽槽底的表面安装有一个第三芯片，其中该第三芯片的下表面及该电路板的下表面应用导线及接点连接。
其中该电路板上的接点较接近该电路板边缘的一侧形成第三凹槽，该第三凹槽为单边弧形或ㄇ形凹槽。
其中该第一芯片接点为一个凸出于该第一芯片下方的侧端的凸接点，该电路板接点为一个凸接点；封装时该第一芯片的该凸接点通过一个导线结合在对应的该电路板接点上；当有多个第一芯片接点及电路板接点时，连接的导线安装在导线基板上，该导线基板跨接在该多个第一芯片接点及电路板接点上。
其中该第一芯片接点为一个凸出于该第一芯片下表面的凸接点，该第一芯片具有该第一芯片接点的下表面翻转向上位于整个封装结构的上方；该电路板接点为一个凸接点；封装时该第一芯片的该凸接点通过一个导线结合在对应的该电路板接点上；当有多个第一芯片接点及电路板接点时，连接的导线安装在一个导线基板上，该导线基板跨接在该多个第一芯片接点及电路板接点上。
一种简易型电路板与芯片的封装结构，包括：
一个第一晶圆，该第一晶圆包含多个第一芯片，各该第一芯片下方有至少一个第一芯片接点；
一个电路板组位于该第一晶圆的下方，该电路板组包括对应该多个第一芯片的多个电路板，其中各电路板上方对应到该第一晶圆的各第一芯片的第一芯片接点的电路板接点；
该第一芯片接点结合到对应的该电路板组的电路板接点上，该第一晶圆结合该电路板组；其中该第一芯片接点结合电路板接点的方式为ACF胶球结合或凸接点结合；
其中该ACF胶球结合为应用ACF胶球为焊接接点与另一方的垫片相接的结合方式；
其中该凸接点结合为应用同材料的凸接点与平接点分别置于电路板组与晶圆中，并应用物理或化学方法结合该凸接点与平接点的方式。
其中该ACF胶球结合中，该第一芯片接点为一个垫片，该电路板接点为作为焊接接点ACF胶球；该ACF胶球贴附对应的该第一晶圆的第一芯片接点。
其中该凸接点结合中，该第一芯片接点为一个凸出于该第一晶圆下表面的凸接点，该电路板接点为一个平接点，该第一晶圆的该凸接点结合在对应的该平接点。
其中该第一芯片下表面连接一个第二芯片；该第二芯片下方有至少一个第二芯片接点；
各电路板的上表面形成一个第一凹槽，其中该第一凹槽槽底的上表面有位置上对应到各第二芯片的第二芯片接点的凹槽接点；
该第二芯片位于该第一凹槽内侧，该凹槽接点结合对应的该第二芯片的第二芯片接点，该第二芯片结合该电路板；其中该凹槽接点结合第二芯片接点的方式为ACF胶球结合。
其中该第一芯片下表面连接一个第二芯片；该第二芯片下方有至少一个第二芯片接点；
各电路板的上表面形成一个第一凹槽，其中该第一凹槽槽底的上表面有位置上对应到各第二芯片的第二芯片接点的凹槽接点；
该第二芯片位于该第一凹槽内侧，该凹槽接点结合对应的该第二芯片的第二芯片接点，该第二芯片结合该电路板；其中该凹槽接点结合第二芯片接点的方式为的凸接点结合。
其中该电路板组上的接点较接近该电路板组边缘的一侧形成第四凹槽，该第四凹槽为单边弧形或ㄇ形凹槽。
由下文的说明可更进一步了解本实用新型的特征及其优点，阅读时并请参考附图。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
图1为本实用新型的第一实施例的第一应用例的截面示意图；
图2为本实用新型的第一实施例的第一应用例的另一截面示意图；
图3为本实用新型的第一实施例的ACF胶球的截面示意图；
图4为图3的第一实施例的ACF胶球经压着后的截面示意图；
图5为本实用新型的第一实施例的第二应用例的截面示意图；
图6为本实用新型的第一实施例的第二应用例的另一截面示意图；
图7为本实用新型的第一实施例的第三应用例的截面示意图；
图8为本实用新型的第一实施例的第三应用例的另一截面示意图；
图9为本实用新型的第一实施例的第四应用例的截面示意图；
图10为本实用新型的第一实施例的第四应用例的另一截面示意图；
图11为本实用新型的电路板上配置第三凹槽的平面局部示意图；
图12为本实用新型的第二实施例的第一应用例的截面示意图；
图13为本实用新型的第二实施例的第一应用例的另一截面示意图；
图14为本实用新型的第二实施例的第二应用例的截面示意图；
图15为本实用新型的第二实施例的第二应用例的另一截面示意图；
图16为本实用新型的第二实施例的第三应用例的截面示意图；
图17为本实用新型的第二实施例的第三应用例另一截面示意图；
图18为本实用新型的第二实施例的电路板组先行切割并黏贴于胶膜上的截面示意图；
图19为本实用新型的第二实施例中将个别的第一芯片及其对应的电路板予以切割成单一单位的截面示意图；
图20为本实用新型的第一实施例的第二应用例的另一实施方式之截面示意图；
图21为图20中的导线安装在一个导线基板上的示意图；
图22为本实用新型的第一实施例的第二应用例的又一实施方式的截面示意图；
图23为图22中的导线安装在一个导线基板上的示意图。
附图标记说明
10’第一晶圆 50第三凹槽
10第一芯片 60第四凹槽
11第一芯片接点 70胶膜
20’电路板组 111平接点
20电路板 112’凸接点
21电路板接点 112凸接点
23第一凹槽 150’导线
25导线 152’导线基板
27第二凹槽 201胶体
29接点 202金属导体
30第二芯片 211ACF胶球
31第二芯片接点 212’凸接点
40第三芯片 212平接点
41导线 231凹槽接点
42接点 500电路组件。
具体实施方式
现就本实用新型的结构组成，及所能产生的功效与优点，配合附图，根据本实用新型的一较佳实施例详细说明如下。
请参考图1至图11所示，显示本实用新型的简易型电路板与芯片的封装结构的第一实施例，包括下列组件：
一个第一芯片10，该第一芯片10下方有至少一个第一芯片接点11。
一个电路板20位于该第一芯片10的下方，其中该电路板20上方有在位置上与该第一芯片10的第一芯片接点11相对应的电路板接点21。
封装时该第一芯片接点11结合到对应的该电路板20的电路板接点21 上，如图2所示，因此使得该第一芯片10结合该电路板20。其中该第一芯片接点11结合电路板接点21的方式可以是ACF胶球结合或凸接点结合。
在本实施例的第一应用例中为ACF胶球结合，应用ACF胶球为焊接接点与另一方的垫片的结合方式，以将芯片与电路板结合。
在此ACF胶球结合中，如图1所示，该第一芯片接点11为一个平接点(垫片，pad)111，该电路板接点21为一个ACF胶球211，如图3所示，其中该 ACF胶球211为在胶体201内部散布众多金属(如金)导体202所形成的软性胶体。封装时该ACF胶球211经压着后产生形变而贴附在对应的该第一芯片 10的第一芯片接点11上，如图2所示，因此使得该第一芯片10黏合该电路板20。请参考图3及图4，其中图3显示该ACF胶球211为在胶体201内部散布众多金属(如金)导体202所形成的软性胶体，而经压着之后该金属导体 202会互相接触而使得整个ACF胶球211为导体可以导通电流(如图4所示)。
其他的电路组件500可以安装在该电路板20的下方，而通过穿过该电路板20的导线25连接该ACF胶球211。
在本实施例的第二应用例中为凸接点结合，应用同材料的凸接点与其他平接点或凸接点，这些接点分别置于电路板与芯片中，并应用物理或化学方法结合该凸接点与其他平接点或凸接点，而使得该电路板与芯片结合的方式。
在此凸接点结合中，该第一芯片接点11为一个凸出于该第一芯片10下表面的凸接点112(如金属接点或锡球)，该电路板接点21为一个平接点 212(垫片，pad)，该平接点212的材料同于该凸接点112的材料。封装时该第一芯片10的该凸接点112结合在对应的该平接点212上，如图5所示。因此使得该第一芯片10结合该电路板20，如图6所示。该凸接点112的材料为金属时，可应用超音波方式进行结合。该凸接点112的材料为锡球时，可应用焊接方式结合。
图20显示本例的另一个实施方式，该第一芯片接点11为一个凸出于该第一芯片10下方的侧端的凸接点112’(如金属接点或锡球)，该电路板接点 21为一个凸接点212’(垫片，pad)。封装时该第一芯片10的该凸接点112’通过一个导线150’结合在对应的该电路板接点21上。当有多个第一芯片接点11及电路板接点21时，连接的导线150’安装在一个导线基板152’上(如图21所示)，而将该导线基板152’跨接在该多个第一芯片接点11及电路板接点21，而一次完成封装作业。
如图22所示，其同于图20所示的导线连结方式，但是在图22中该第一芯片10具有该第一芯片接点11的下表面翻转向上而位于整个封装结构的上方，然后再以相同的方式进行封装。其中该第一芯片接点11为一个凸出于该第一芯片10下表面的凸接点212’，然后该第一芯片10具有该第一芯片接点11的下表面翻转向上而位于整个封装结构的上方；该电路板接点21为一个凸接点212’；封装时该第一芯片10的该凸接点212’通过一个导线150’结合在对应的该电路板接点21上；当有多个第一芯片接点11及电路板接点 21时，连接的导线150’安装在一个导线基板152’上(如图23所示)，而将该导线基板152’跨接在该多个第一芯片接点11及电路板接点21。
在本实施例的第三应用例中，在该第一芯片10下表面连接一个第二芯片30。该第二芯片30下方有至少一个第二芯片接点31。
该电路板20的上表面形成一个第一凹槽23，其中该第一凹槽23槽底的上表面有位置上对应到该第二芯片30的第二芯片接点31的凹槽接点231。
因此在封装时，该第二芯片30位于该第一凹槽23内侧，封装时该凹槽接点231结合到对应的该第二芯片30的第二芯片接点31上，如图7所示，因此使得该第二芯片30结合该电路板20，如图8所示。其中该凹槽接点231 结合第二芯片接点31的方式可以是上述的ACF胶球结合或上述的凸接点结合。图7及图8显示该凹槽接点231与第二芯片接点31的结合方式为ACF 胶球结合。
在本实施例的第四应用例中，其包括如上所述的第一芯片10。
该电路板20的下表面形成一个第二凹槽27，其中该第二凹槽27槽底的表面安装有一个第三芯片40。
其中该第一芯片10与该电路板20的结合方式可同于该第一应用例的 ACF胶球结合或第二应用例的凸接点结合，如图9或图10所示，所以其细节不再赘述。图9及图10显示该第一芯片10与该电路板20的结合方式为ACF 胶球结合。
而该第三芯片40与该电路板20的结合方式同于现有技术中的方式。如图9或图10所示，在该第三芯片40的下表面及该电路板20的下表面应用导线41及接点29、42连接。
在上列的实施例中，由于在加工时，该电路板20与该第一芯片10、该第二芯片30的膨胀系数不同，其中该电路板20的膨胀系数会大于该第一芯片10、该第二芯片30的膨胀系数，在上述结合的过程均有高温处理的情况，而使得该电路板20与该第一芯片10、该第二芯片30脱离，而导致结合失效，因此本实用新型中可对于上述各应用例，对于该电路板20上的接点(包括 ACF胶球211、平接点212(垫片))较接近该电路板20边缘的一侧形成第三凹槽50(如图11所示)，该第三凹槽50可以是单边弧形或ㄇ形凹槽，以对于加热膨胀时，对于该接点提供膨胀余量，因此避免该电路板20与该第一芯片 10、该第二芯片30脱离。
下文说明本案的第二实施例，其中与上述第一实施例相同的组件应用相同的符号表示，其细节将不另外说明。
一个第一晶圆10’，该第一晶圆10’包含多个第一芯片10(图中以两个芯片做为说明例)，各个第一芯片10下方有至少一个第一芯片接点11。
一个电路板组20’位在该第一晶圆10’的下方，该电路板组20’包括对应该多个第一芯片10和多个电路板20，其中各电路板20上方对应有第一晶圆10’的各个第一芯片10的第一芯片接点11的电路板接点21。
封装时该第一芯片接点11结合到对应的该电路板组20’的电路板接点 21上，如图13所示，因此使得该第一晶圆10’结合该电路板组20’。其中该第一芯片接点11结合电路板接点21的方式可以是ACF胶球结合或凸接点结合。
在本实施例的第一应用例中为ACF胶球结合，应用ACF胶球为焊接接点与另一方的垫片的结合方式，以将晶圆与电路板组结合。
在此ACF胶球结合中，如图12所示，该第一芯片接点11为一个平接点 (垫片，pad)111，该电路板接点21为一个ACF胶球211。封装时该ACF胶球211经压着后产生形变而贴附在对应的该第一晶圆10的第一芯片接点11 上，如图13所示，因此使得该第一晶圆10’黏合该电路板组20’。
其他的电路组件500可以安装在该电路板组20’的下方，而通过穿过该电路板组20’的导线25连接该ACF胶球211。
在本实施例的第二应用例中为凸接点结合，应用同材料的凸接点与平接点分别置于电路板组与晶圆中，并应用物理或化学方法结合该凸接点与平接点，而使得该电路板组与晶圆结合的方式。
在此凸接点结合中，该第一芯片接点11为一个凸出于该第一晶圆10’下表面的凸接点112(如金属接点或锡球)，该电路板接点21为一个平接点 212(垫片，pad)，该平接点212的材料同于该凸接点112的材料。封装时该第一晶圆10’的该凸接点112结合在对应的该平接点212上，如图14所示。因此使得该第一晶圆10结合该电路板组20’，如图15所示。该凸接点112 的材料为金属时，可应用超音波方式进行结合。该凸接点112的材料为锡球时，可应用焊接方式结合。
在本实施例的第三应用例中，在该第一芯片10下表面连接一个第二芯片30。该第二芯片30下方有至少一个第二芯片接点31。
各电路板20的上表面形成一个第一凹槽23，其中该第一凹槽23槽底的上表面上对应到各该第二芯片30的第二芯片接点31的凹槽接点231。
因此在封装时，该第二芯片30位于该第一凹槽23内侧，封装时该凹槽接点231结合到对应的该第二芯片30的第二芯片接点31上，如图16所示，因此使得该第二芯片30结合该电路板20，如图17所示。其中该凹槽接点 231结合第二芯片接点31的方式可以是上述的ACF胶球结合或上述的凸接点结合。图16及图17显示该凹槽接点231与第二芯片接点31的结合方式为 ACF胶球结合。
在上列的实施例中，由于在加工时，该电路板组20’与该第一芯片10、该第二芯片30的膨胀系数不同，其中该电路板组20’的膨胀系数会大于该第一芯片10、该第二芯片30的膨胀系数，在上述结合的过程均有高温处理的情况，而使得该电路板组20’与该第一晶圆10’脱离，而导致结合失效。
因此本实用新型中可对于上述各应用例，对于该电路板组20’上的某些接点(包含ACF胶球211、平接点212(垫片))较接近该电路板组20’边缘的一侧形成第四凹槽60(如图12至图17所示)，该第四凹槽60可以是单边弧形或ㄇ形凹槽，以对于加热膨胀时，对于该些接点提供膨胀余量，因此避免该电路板组20’与该第一晶圆10’脱离。
另一种吸收膨胀的方式为将该电路板组20’先行切割，再黏贴于一个位于下方的胶膜70上进行封装(如图18所示)，该胶膜70具有弹性，可提供膨胀余量，以吸收加热时该电路板组20’的膨胀。
如图19所示，本实施例中在完成该第一晶圆10’与该电路板组20’的结合之后，可以将个别的第一芯片10及其对应的电路板20予以切割成单一单位。
本实用新型的优点为可以使得接点及导线均为在内隐藏式者，而不外露，因此可减少封装结构，所以封装时整个工时及操作程序均可减少，所以整个制造成本也会跟着降低。
上列详细说明是针对本实用新型的一个可行实施例的具体说明，该实施例并非用以限制本实用新型的专利范围，凡未脱离本实用新型技艺精神所为的等效实施或变更，均应包含于本实用新型的专利范围中。

Claims (15)

1.一种简易型电路板与芯片的封装结构，其特征在于包括：
一个第一芯片，该第一芯片下方有至少一个第一芯片接点；
一个电路板位于该第一芯片的下方，其中该电路板上方有位置上对应到该第一芯片的第一芯片接点的电路板接点；
该第一芯片接点结合到对应的该电路板的电路板接点上，该第一芯片结合该电路板；其中该第一芯片接点结合电路板接点的方式为ACF胶球结合或凸接点结合；
其中该ACF胶球结合为应用ACF胶球为焊接接点与另一方的垫片相接的结合方式；以及其中该凸接点结合系为同材料的凸接点与其他平接点或凸接点分别置于电路板与芯片中，并应用物理或化学方法结合该凸接点与其他平接点或凸接点结合的方式。
2.如权利要求1所述的简易型电路板与芯片的封装结构，其特征在于，其中该ACF胶球结合中，该第一芯片接点为一个垫片，该电路板接点为一个作为焊接接点的ACF胶球，其中该ACF胶球为在胶体内部散布众多金属导体所形成的软性胶体，金属导体之间会压着后互相接触。
3.如权利要求1所述的简易型电路板与芯片的封装结构，其特征在于，其中该凸接点结合中，该第一芯片接点为一个凸出于该第一芯片下表面的凸接点，该电路板接点为一个平接点。
4.如权利要求2所述的简易型电路板与芯片的封装结构，其特征在于，其中该第一芯片下表面连接一个第二芯片；该第二芯片下方有至少一个第二芯片接点；
该电路板的上表面形成一个第一凹槽，其中该第一凹槽槽底的上表面有位置上对应到该第二芯片的第二芯片接点的凹槽接点；
该第二芯片位于该第一凹槽内侧，该凹槽接点结合对应的该第二芯片的第二芯片接点，该第二芯片结合该电路板；其中该凹槽接点结合第二芯片接点的方式为ACF胶球结合。
5.如权利要求3所述的简易型电路板与芯片的封装结构，其特征在于，其中该第一芯片下表面连接一个第二芯片；该第二芯片下方有至少一个第二芯片接点；
该电路板的上表面形成一个第一凹槽，其中该第一凹槽槽底的上表面有位置上对应到该第二芯片的第二芯片接点的凹槽接点；
该第二芯片位于该第一凹槽内侧，封装时该凹槽接点结合对应的该第二芯片的第二芯片接点，该第二芯片结合该电路板；其中该凹槽接点结合第二芯片接点的方式为凸接点结合。
6.如如权利要求2或3所述的简易型电路板与芯片的封装结构，其特征在于，其中该电路板的下表面形成一个第二凹槽，其中该第二凹槽槽底的表面安装有一个第三芯片，其中该第三芯片的下表面及该电路板的下表面应用导线及接点连接。
7.如权利要求1所述的简易型电路板与芯片的封装结构，其特征在于，其中该电路板上的接点较接近该电路板边缘的一侧形成第三凹槽，该第三凹槽为单边弧形或ㄇ形凹槽。
8.如权利要求1所述的简易型电路板与芯片的封装结构，其特征在于，其中该第一芯片接点为一个凸出于该第一芯片下方的侧端的凸接点，该电路板接点为一个凸接点；封装时该第一芯片的该凸接点通过一个导线结合在对应的该电路板接点上；当有多个第一芯片接点及电路板接点时，连接的导线安装在导线基板上，该导线基板跨接在该多个第一芯片接点及电路板接点上。
9.如权利要求1所述的简易型电路板与芯片的封装结构，其特征在于，其中该第一芯片接点为一个凸出于该第一芯片下表面的凸接点，该第一芯片具有该第一芯片接点的下表面翻转向上位于整个封装结构的上方；该电路板接点为一个凸接点；封装时该第一芯片的该凸接点通过一个导线结合在对应的该电路板接点上；当有多个第一芯片接点及电路板接点时，连接的导线安装在一个导线基板上，该导线基板跨接在该多个第一芯片接点及电路板接点上。
10.一种简易型电路板与芯片的封装结构，其特征在于，包括：
一个第一晶圆，该第一晶圆包含多个第一芯片，各该第一芯片下方有至少一个第一芯片接点；
一个电路板组位于该第一晶圆的下方，该电路板组包括数量对应该多个第一芯片的多个电路板，其中各电路板上方对应到该第一晶圆的各第一芯片的第一芯片接点的电路板接点；
该第一芯片接点结合到对应的该电路板组的电路板接点上，该第一晶圆结合该电路板组；其中该第一芯片接点结合电路板接点的方式为ACF胶球结合或凸接点结合；
其中该ACF胶球结合为应用ACF胶球为焊接接点与另一方的垫片相接的结合方式；
其中该凸接点结合为应用同材料的凸接点与平接点分别置于电路板组与晶圆中，并应用物理或化学方法结合该凸接点与平接点的方式。
11.如权利要求10所述的简易型电路板与芯片的封装结构，其特征在于，其中该ACF胶球结合中，该第一芯片接点为一个垫片，该电路板接点为作为焊接接点ACF胶球；该ACF胶球贴附对应的该第一晶圆的第一芯片接点。
12.如权利要求10所述的简易型电路板与芯片的封装结构，其特征在于，其中该凸接点结合中，该第一芯片接点为一个凸出于该第一晶圆下表面的凸接点，该电路板接点为一个平接点，该第一晶圆的该凸接点结合对应的该平接点。
13.如权利要求11所述的简易型电路板与芯片的封装结构，其特征在于，其中该第一芯片下表面连接一个第二芯片；该第二芯片下方有至少一个第二芯片接点；
各电路板的上表面形成一个第一凹槽，其中该第一凹槽槽底的上表面有位置上对应到各第二芯片的第二芯片接点的凹槽接点；
该第二芯片位于该第一凹槽内侧，该凹槽接点结合对应的该第二芯片的第二芯片接点，该第二芯片结合该电路板；其中该凹槽接点结合第二芯片接点的方式为ACF胶球结合。
14.如权利要求12所述的简易型电路板与芯片的封装结构，其特征在于，其中该第一芯片下表面连接一个第二芯片；该第二芯片下方有至少一个第二芯片接点；
各电路板的上表面形成一个第一凹槽，其中该第一凹槽槽底的上表面有位置上对应到各第二芯片的第二芯片接点的凹槽接点；
该第二芯片位于该第一凹槽内侧，该凹槽接点结合对应的该第二芯片的第二芯片接点，该第二芯片结合该电路板；其中该凹槽接点结合第二芯片接点的方式为的凸接点结合。
15.如权利要求10所述的简易型电路板与芯片的封装结构，其特征在于，其中该电路板组上的接点较接近该电路板组边缘的一侧形成第四凹槽，该第四凹槽为单边弧形或ㄇ形凹槽。
CN201920060929.1U 2019-01-15 2019-01-15 简易型电路板与芯片的封装结构 Active CN209374438U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920060929.1U CN209374438U (zh) 2019-01-15 2019-01-15 简易型电路板与芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920060929.1U CN209374438U (zh) 2019-01-15 2019-01-15 简易型电路板与芯片的封装结构

Publications (1)

Publication Number Publication Date
CN209374438U true CN209374438U (zh) 2019-09-10

Family

ID=67825415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920060929.1U Active CN209374438U (zh) 2019-01-15 2019-01-15 简易型电路板与芯片的封装结构

Country Status (1)

Country Link
CN (1) CN209374438U (zh)

Similar Documents

Publication Publication Date Title
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
TWI264810B (en) Structure and method of forming a multiple leadframe semiconductor device
TWI311352B (en) Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process
KR20000053618A (ko) 원주형 전극이 설치된 반도체 웨이퍼와 반도체 장치 및 그제조방법
CN101939832A (zh) 热机械的倒焊芯片的模片焊接
CN209282194U (zh) 半导体器件
KR100723497B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
CN101090610A (zh) 制造多层板的方法
JP2001518220A (ja) はんだ付けされた線によるアンテナ接続の非接触カードの製造方法
CN102593023B (zh) 凸块封装结构及凸块封装方法
TW456008B (en) Flip chip packaging process with no-flow underfill method
CN100514612C (zh) 半导体封装用印刷电路板的窗口加工方法
JPS59139636A (ja) ボンデイング方法
CN209374438U (zh) 简易型电路板与芯片的封装结构
TW201241978A (en) Flip chip device
US8222088B2 (en) Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
US8110931B2 (en) Wafer and semiconductor package
CN104541366A (zh) 半导体装置及其制造方法
JPH09232506A (ja) 半導体装置およびその製造方法
CN210296344U (zh) 一种无引线框架的半导体封装结构
KR100761863B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
CN101118882A (zh) 影像感测器的玻璃覆晶封装构造
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
US20080136027A1 (en) Method of bonding wire of semiconductor package
CN102751203A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant