CN209248517U - 一种存储器控制装置及数字芯片 - Google Patents

Abstract

本实用新型实施例公开了一种存储器控制装置及数字芯片。该装置包括：外部控制接口、密钥控制模块以及读写控制模块，其中，外部控制接口与外部设备相连，用于接收外部设备发送的外部控制信息；密钥控制模块分别与外部控制接口以及读写控制模块相连，用于在确定接收的密钥为正确密钥时，开启读写控制模块的写入权限；读写控制模块分别与外部控制接口以及存储器相连，用于根据数据读取信息从存储器的对应存储地址中读取数据，或者，在确定读写控制模块的写入权限被开启时，根据数据写入信息将待存储数据烧写至存储器的对应存储地址。通过本实用新型的技术方案，能提高存储器的使用安全性。

Description

一种存储器控制装置及数字芯片

技术领域

本实用新型实施例涉及电子技术，尤其涉及一种存储器控制装置及数字芯片。

背景技术

EFUSE(Electrically programmable fuse，电可编程熔丝)是一种非易失性存储器，普遍存在于大型数字芯片中。EFUSE的特性是默认存储的比特位均为0，其中每一比特位都有且仅有一次机会由0改写为1，且改写后其过程不可逆。对EFUSE进行烧写的过程通常发生在芯片量产测试阶段。EFUSE中存储的信息可用于将数字芯片中预先设计好的冗余电路模块替换原有的故障模块，以提升芯片的良率。此外，EFUSE还可用于记录芯片ID或秘钥等重要信息，以及用于区分同一款芯片的不同应用场景，以节约成本。

现有技术中，对EFUSE进行烧写的方式是由芯片管脚直接传入EFUSE的烧写控制信号，进而直接对EFUSE进行数据烧写。这样的烧写方式由于不具有保密手段，使得其无法阻止恶意的数据修改编程操作，安全性较差。

实用新型内容

本实用新型实施例提供一种存储器控制装置及数字芯片，以提高存储器的使用安全性。

第一方面，本实用新型实施例提供了一种存储器控制装置，包括：外部控制接口、密钥控制模块以及读写控制模块，其中：

所述外部控制接口与外部设备相连，用于接收所述外部设备发送的外部控制信息，其中，所述外部控制信息包括：数据读取信息，或数据写入信息及密钥；

所述密钥控制模块分别与所述外部控制接口以及所述读写控制模块相连，用于在确定接收的所述密钥为正确密钥时，开启所述读写控制模块的写入权限；

所述读写控制模块分别与所述外部控制接口以及存储器相连，用于根据所述数据读取信息从所述存储器的对应存储地址中读取数据，或者，在确定所述读写控制模块的写入权限被开启时，根据所述数据写入信息将待存储数据烧写至所述存储器的对应存储地址。

进一步的，还包括总线控制接口；

所述总线控制接口分别与所述读写控制模块以及中央处理器相连，用于接收所述中央处理器发送的数据读取信息。

进一步的，还包括数据校验模块；

所述读写控制模块，还用于在将待存储数据烧写至所述存储器的对应存储地址时，将所述待存储数据对应的校验码烧写至所述存储器的目标存储地址，并在根据所述中央处理器发送的数据读取信息从所述存储器的对应存储地址中读取数据时，从所述存储器的目标存储地址读取对应的校验码；

所述数据校验模块分别与所述总线控制接口以及所述读写控制模块相连，用于对通过所述总线控制接口传输的所述读写控制模块读取的数据按照预设校验算法进行计算，并将计算结果与读取的校验码进行对比，根据对比结果确定读取的所述数据是否异常。

进一步的，还包括状态寄存器；

所述状态寄存器分别与所述读写控制模块、密钥控制模块以及所述外部控制接口相连，用于记录所述读写控制模块的数据读写状态以及所述密钥控制模块的密钥验证状态，以使所述外部设备通过所述外部控制接口获取所述数据读写状态和所述密钥验证状态。

进一步的，还包括串并转换模块；

所述串并转换模块设置于所述外部控制接口与所述读写控制模块、所述密钥控制模块以及所述状态寄存器之间，分别与所述外部控制接口、读写控制模块、所述密钥控制模块以及所述状态寄存器相连，用于将所述外部控制接口接收的外部串行信号转换成内部并行信号，并将相连的其他模块传输的内部并行信号转换成外部串行信号。

进一步的，所述读写控制模块具体包括非0位判断子模块和数据写入子模块，其中：

所述非0位判断子模块与所述外部控制接口相连，用于在根据所述数据写入信息将待存储数据烧写至所述存储器的对应存储地址之前，依次遍历所述待存储数据中的每个比特位，判断所述待存储数据中当前指向的比特位是否为非0位；

所述数据写入子模块分别与所述非0位判断子模块以及所述存储器相连，用于在所述待存储数据中当前指向的比特位为非0位时，将所述存储器的对应存储地址的比特位烧写成1。

进一步的，所述存储器为电可编程熔丝EFUSE。

第二方面，本实用新型实施例还提供了一种数字芯片，该数字芯片上集成有中央处理器、存储器以及本实用新型实施例中任一所述的存储器控制装置，其中：

所述中央处理器与所述存储器控制装置的总线控制接口相连，用于在检测到数据读取指令时，生成数据读取信息，并将所述数据读取信息发送至所述存储器控制装置；

所述存储器控制装置与所述存储器相连，用于根据所述数据读取信息从所述存储器中读取数据，并将所述数据通过所述总线控制接口返回给所述中央处理器。

进一步的，所述存储器为电可编程熔丝EFUSE。

本实用新型实施例通过在存储器控制装置中设置外部控制接口、密钥控制模块以及读写控制模块，其中，外部控制接口与外部设备相连，用于接收外部设备发送的外部控制信息，密钥控制模块分别与外部控制接口以及读写控制模块相连，用于在确定接收的密钥为正确密钥时，开启读写控制模块的写入权限，读写控制模块分别与外部控制接口以及存储器相连，用于在外部控制信息为数据读取信息时，根据数据读取信息从存储器的对应存储地址中读取数据，或者，在外部控制信息为数据写入信息时，若确定读写控制模块的写入权限被开启，根据数据写入信息将待存储数据烧写至存储器的对应存储地址，利用密钥控制模块，加入烧写使能密钥，为存储器的烧写进行权限控制，解决了现有技术中因没有设置保密手段，导致其无法阻止恶意的数据修改编程操作，安全性较差的问题，实现了提高存储器使用安全性的效果。

附图说明

图1a是本实用新型实施例一提供的一种存储器控制装置的结构示意图；

图1b是本实用新型实施例一适用的一种可选的存储器控制装置的结构示意图；

图2是本实用新型实施例二提供的一种数字芯片的结构示意图；

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

实施例一

图1a为本实用新型实施例一提供的一种存储器控制装置的结构示意图。该装置可适用于对存储器进行读写控制的情况，并可集成在数字芯片以及所有包含数字信号处理功能的芯片中。如图1a所示，存储器控制装置10具体包括：外部控制接口11、密钥控制模块12以及读写控制模块13。

本实施例中，存储器控制装置10可分别与外部设备20以及存储器30相连，外部设备20可通过存储器控制装置10对存储器30进行数据读写操作。其中，存储器控制装置10可集成在数字芯片上，具体的，外部设备20通过存储器控制装置10对存储器30进行的数据读写操作可应用于芯片的量产测试阶段，为开发人员对芯片进行测试时使用。

具体的，外部控制接口11与外部设备20相连，用于接收外部设备20发送的外部控制信息，其中，外部控制信息包括：数据读取信息，或数据写入信息及密钥。

本实施例中，可通过在存储器控制装置10内设置外部控制接口11来连接数字芯片以外的外部设备20，该外部设备20例如可以是烧写装置、数据读取装置等，外部设备20可通过外部控制接口11向存储器控制装置10发送外部控制信息，以进行数据的读取或烧写操作。

示例性的，若外部设备20为烧写装置，则该烧写装置可通过外部控制接口11与存储器控制装置10相连，并向存储器控制装置10发送数据写入信息，以通过存储器控制装置10将数据烧写至相连的存储器30。若外部设备20为数据读取装置，则该数据读取装置可通过外部控制接口11与存储器控制装置10相连，并向存储器控制装置10发送数据读取信息，以通过存储器控制装置10从相连的存储器30中读取相应的数据。当然，外部设备20也可为读写装置，既可通过存储器控制装置10将数据烧写至相连的存储器30，也可通过存储器控制装置10从相连的存储器30中读取相应的数据，在此不作限定。

密钥控制模块12分别与外部控制接口11以及读写控制模块13相连，用于在确定接收的密钥为正确密钥时，开启读写控制模块13的写入权限。

本实施例中，默认状态下，读写控制模块13的写入权限处于关闭状态，只有当接收的密钥为正确密钥时，才能开启读写控制模块13的写入权限。具体的，密钥控制模块12可在与其相连的外部控制接口11接收到数据写入信息以及密钥时，对接收的密钥进行验证。

例如，可直接将接收的密钥与预存的密钥进行比对，又如，可将接收的密钥与数据写入信息按照预设解密算法进行解密后，将解密结果与预存的结果进行比对。若比对一致则可确定接收的密钥为正确密钥，说明此烧写操作为合法操作，此时，可开启读写控制模块13的写入权限，也即使能对存储器30的烧写；若比对失败则可确定接收的密钥为错误密钥，说明此烧写操作为非法操作，此时，可丢弃接收的数据写入信息和密钥，并反馈密钥错误信息给外部控制接口11，以通过外部控制接口11将该密钥错误信息发送至外部设备20。

读写控制模块13分别与外部控制接口11以及存储器30相连，用于根据数据读取信息从存储器30的对应存储地址中读取数据，或者，在确定读写控制模块13的写入权限被开启时，根据数据写入信息将待存储数据烧写至存储器30的对应存储地址。

本实施例中，数据读取信息可包括待读取数据标识和/或与待读取数据对应的存储地址，数据写入信息可包括待存储数据，还可包括待存储数据对应的存储地址。

示例性的，读写控制模块13可在外部控制接口11接收到数据读取信息时，直接从存储器30的对应存储地址中读取存储的数据，或者根据待读取数据标识查询对应的存储表格，获取相应的存储地址，从存储器30内该存储地址中读取存储的数据。或者，外部控制接口11接收到数据写入信息及密钥时，若密钥控制模块12确定接收的密钥为正确密钥，进而开启读写控制模块13的写入权限，此时，读写控制模块13可将待存储数据烧写至存储器30的对应存储地址，其中，该存储地址可以是数据写入信息中携带的存储地址，也可以是存储器30中未烧写过数据的地址，在此不作限定。

可选的，读写控制模块13具体包括非0位判断子模块和数据写入子模块，其中：

非0位判断子模块与外部控制接口11相连，用于在根据数据写入信息将待存储数据烧写至存储器的对应存储地址之前，依次遍历所述待存储数据中的每个比特位，判断待存储数据中当前指向的比特位是否为非0位；数据写入子模块分别与非0位判断子模块以及存储器30相连，用于在待存储数据中当前指向的比特位为非0位时，将存储器30的对应存储地址的比特位烧写成1。

示例性的，由于存储器(例如EFUSE)的烧写时间为微秒级，而芯片的工作频率为纳秒级，在数据烧写过程中，为了节约数据烧写时间和烧写成本，可在读写控制模块13中设置一个判断电路，也即非0位判断子模块，以对输入的待存储数据的每一个比特位进行非0检测，若检测到当前指向的比特位为非0位，则通过数据写入子模块，将存储器30的对应存储地址的比特位烧写成1；若检测到当前指向的比特位为0位，则可跳过该比特位，继续对下一个比特位进行非0检测，直至遍历完待存储数据中所有的比特位。

在上述实施例的基础上，提供一可选的存储器控制装置，如图1b所示，可选的，存储器控制装置10还包括总线控制接口14；总线控制接口14分别与读写控制模块13以及中央处理器40相连，用于接收中央处理器40发送的数据读取信息。

本实施例中，存储器控制装置10上还设置有用来连接数字芯片中央处理器40的总线控制接口14，以使存储器控制装置10能够集成在带有存储器30的数字芯片中，在数字芯片运行时，读取存储器中的数据，并判断其有效性。示例性的，中央处理器40可通过总线控制接口14与存储器控制装置10相连，并向存储器控制装置10发送数据读取信息，以通过存储器控制装置10中的读写控制模块13从相连的存储器30中读取相应的数据。

可选的，存储器控制装置10还包括数据校验模块15；读写控制模块13，还用于在将待存储数据烧写至存储器30的对应存储地址时，将待存储数据对应的校验码烧写至存储器30的目标存储地址，并在根据中央处理器40发送的数据读取信息从存储器30的对应存储地址中读取数据时，从存储器30的目标存储地址读取对应的校验码；数据校验模块15分别与总线控制接口14以及读写控制模块13相连，用于对通过总线控制接口14传输的读写控制模块13读取的数据按照预设校验算法进行计算，并将计算结果与读取的校验码进行对比，根据对比结果确定读取的数据是否异常。

本实施例中，在中央处理器40对存储器30的正常使用过程中，存储器控制装置10可对从存储器30中读取的数据进行校验，以确定取出的数据是否异常，进而保证中央处理器40经过存储器控制装置10读取的数据为正常数据，进一步提高数据安全性。

示例性的，可在存储器控制装置10中设置数据校验模块15，在中央处理器40读取存储器10中的数据时，对读取的数据进行校验计算，并将计算结果与烧写该数据时存储在目标存储地址中的校验码进行对比。若对比一致，则说明该数据正常，可通过总线控制接口14将该数据正常返回给中央处理器40；否则说明该数据异常，可能被篡改过，从而向中央处理器40反馈数据异常信息，提高数据读取安全性。

可选的，存储器控制装置10还包括状态寄存器16；状态寄存器16分别与读写控制模块13、密钥控制模块12以及外部控制接口11相连，用于记录读写控制模块13的数据读写状态以及密钥控制模块12的密钥验证状态，以使外部设备20通过外部控制接口11获取数据读写状态和密钥验证状态。

在本实施例中，可在存储器控制装置10中设置状态寄存器16，以记录数据读写状态和密钥验证状态。示例性的，在存储器中进行烧写数据时，由于不同数据的完成时间不一样，外部设备20可通过连续读取状态寄存器16内的状态，来确定烧写是否成功以及密钥是否正确。

可选的，存储器控制装置10还包括串并转换模块17；串并转换模块17设置于外部控制接口11与读写控制模块13、密钥控制模块12以及状态寄存器16之间，分别与外部控制接口11、读写控制模块13、密钥控制模块12以及状态寄存器16相连，用于将外部控制接口11接收的外部串行信号转换成内部并行信号，并将相连的其他模块传输的内部并行信号转换成外部串行信号。

本实施例中，在存储器的控制管脚太多时，为了减少其对芯片上用于外接的管脚的占用，可在存储器控制装置10中设置串并转换模块17，仅通过少量管脚，也即外部控制接口11，接收外部串行控制信号，再通过串并转换模块17将该外部串行信号转换成内部其他模块可以处理的并行信号，例如读取数据的并行信号或反馈信息的并行信号，以保证模块的工作效率。同理，在装置内部其他模块将读取的数据或反馈的控制器状态信息发送至外部控制接口11时，将输出得到内部并行信号转换成外部串行信号，进而通过外部控制接口11，发送至外部设备20，从而节约芯片管脚资源。

需要强调的是，本实施例提供的存储器控制装置10中涉及的所有模块，如密钥控制模块12、读写控制模块13、数据校验模块15、状态寄存器16等，均为逻辑门电路组成的模块，在此不再赘述。

本实施例的技术方案，通过在存储器控制装置中设置外部控制接口、密钥控制模块以及读写控制模块，其中，外部控制接口与外部设备相连，用于接收外部设备发送的外部控制信息，密钥控制模块分别与外部控制接口以及读写控制模块相连，用于在确定接收的密钥为正确密钥时，开启读写控制模块的写入权限，读写控制模块分别与外部控制接口以及存储器相连，用于在外部控制信息为数据读取信息时，根据数据读取信息从存储器的对应存储地址中读取数据，或者，在外部控制信息为数据写入信息时，若确定读写控制模块的写入权限被开启，根据数据写入信息将待存储数据烧写至存储器的对应存储地址，利用密钥控制模块，加入烧写使能密钥，为存储器的烧写进行权限控制，解决了现有技术中因没有设置保密手段，导致其无法阻止恶意的数据修改编程操作，安全性较差的问题，实现了提高存储器使用安全性的效果。

在上述各实施方式的基础上，可选的，本实施例中所涉及的存储器30可以为电可编程熔丝EFUSE。

当存储器为电可编程熔丝EFUSE时，相对于芯片上传统EFUSE模块而言，不需要将EFUSE模块的接口信号映射到芯片外部管脚上，而是用串行信号转并行信号的方法，以减少对于芯片管脚资源的消耗；此外，加入了烧写使能秘钥用以避免恶意修改EFUSE中内容；因为EFUSE编程为1后无法修改为0的特性，在芯片量产测试阶段可将原数据对应的校验码也写入EFUSE中，用于芯片正式启动后CPU读取EFUSE时检查其中内容是否有效，从而可使用少量的芯片管脚，实现一种安全的EFUSE控制装置，具体体现在EFUSE无法被轻易改写，正常启动后也可判断数据是否异常。

实施例二

图2为本实用新型实施例二提供的一种数字芯片的结构示意图。参考图2，数字芯片1上集成有中央处理器40、存储器30以及如上述实施例一中任一所述的存储器控制装置10。

其中，中央处理器40与存储器控制装置10的总线控制接口14相连，用于在检测到数据读取指令时，生成数据读取信息，并将数据读取信息发送至存储器控制装置10；存储器控制装置10与存储器30相连，用于根据数据读取信息从存储器30中读取数据，并将数据通过总线控制接口返回给中央处理器40。

如图2所示，本实施例中，可将上述实施例一中任一提供的存储器控制装置10集成于包含有中央处理器40和存储器30的数字芯片1中，使得该存储器控制装置10可工作于两种模式：一种模式为正常工作模式，也即中央处理器40通过存储器控制装置10读取存储器中数据，同时，为了限制对存储器的烧写功能，该模式下不支持对存储器进行数据烧写；一种模式为测试模式，也即外部设备通过存储器控制装置10的外部控制接口11传入密钥后，对存储器进行读写操作。当然，在测试模式下，也可设置为仅在对存储器进行烧写操作时需要密钥，而在读取操作时不需要密钥。

在上述各实施方式的基础上，可选的，本实施例中所涉及的存储器30可以为电可编程熔丝EFUSE。

本实施例的技术方案，通过在数字芯片上集成中央处理器、存储器及实施例一中任一所述的存储器控制装置，其中，中央处理器与存储器控制装置的总线控制接口相连，用于在检测到数据读取指令时，生成数据读取信息，并将数据读取信息发送至存储器控制装置，存储器控制装置与存储器相连，用于根据数据读取信息从存储器中读取数据，并将数据通过总线控制接口返回给中央处理器，利用存储器控制装置，实现了数字芯片上针对存储器的两种工作模式，提高了数据读写的安全性和可靠性。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (9)

1.一种存储器控制装置，其特征在于，包括：外部控制接口、密钥控制模块以及读写控制模块，其中：

所述外部控制接口与外部设备相连，用于接收所述外部设备发送的外部控制信息，其中，所述外部控制信息包括：数据读取信息，或数据写入信息及密钥；

所述密钥控制模块分别与所述外部控制接口以及所述读写控制模块相连，用于在确定接收的所述密钥为正确密钥时，开启所述读写控制模块的写入权限；

所述读写控制模块分别与所述外部控制接口以及存储器相连，用于根据所述数据读取信息从所述存储器的对应存储地址中读取数据，或者，在确定所述读写控制模块的写入权限被开启时，根据所述数据写入信息将待存储数据烧写至所述存储器的对应存储地址。

2.根据权利要求1所述的装置，其特征在于，还包括总线控制接口；

所述总线控制接口分别与所述读写控制模块以及中央处理器相连，用于接收所述中央处理器发送的数据读取信息。

3.根据权利要求2所述的装置，其特征在于，还包括数据校验模块；

所述读写控制模块，还用于在将待存储数据烧写至所述存储器的对应存储地址时，将所述待存储数据对应的校验码烧写至所述存储器的目标存储地址，并在根据所述中央处理器发送的数据读取信息从所述存储器的对应存储地址中读取数据时，从所述存储器的目标存储地址读取对应的校验码；

所述数据校验模块分别与所述总线控制接口以及所述读写控制模块相连，用于对通过所述总线控制接口传输的所述读写控制模块读取的数据按照预设校验算法进行计算，并将计算结果与读取的校验码进行对比，根据对比结果确定读取的所述数据是否异常。

4.根据权利要求1所述的装置，其特征在于，还包括状态寄存器；

所述状态寄存器分别与所述读写控制模块、密钥控制模块以及所述外部控制接口相连，用于记录所述读写控制模块的数据读写状态以及所述密钥控制模块的密钥验证状态，以使所述外部设备通过所述外部控制接口获取所述数据读写状态和所述密钥验证状态。

5.根据权利要求4所述的装置，其特征在于，还包括串并转换模块；

所述串并转换模块设置于所述外部控制接口与所述读写控制模块、所述密钥控制模块以及所述状态寄存器之间，分别与所述外部控制接口、读写控制模块、所述密钥控制模块以及所述状态寄存器相连，用于将所述外部控制接口接收的外部串行信号转换成内部并行信号，并将相连的其他模块传输的内部并行信号转换成外部串行信号。

6.根据权利要求1所述的装置，其特征在于，所述读写控制模块具体包括非0位判断子模块和数据写入子模块，其中：

所述非0位判断子模块与所述外部控制接口相连，用于在根据所述数据写入信息将待存储数据烧写至所述存储器的对应存储地址之前，依次遍历所述待存储数据中的每个比特位，判断所述待存储数据中当前指向的比特位是否为非0位；

所述数据写入子模块分别与所述非0位判断子模块以及所述存储器相连，用于在所述待存储数据中当前指向的比特位为非0位时，将所述存储器的对应存储地址的比特位烧写成1。

7.根据权利要求1-6任一项所述的装置，其特征在于，所述存储器为电可编程熔丝EFUSE。

8.一种数字芯片，其特征在于，所述数字芯片上集成有中央处理器、存储器以及如上述权利要求1-7任一项所述的存储器控制装置，其中：

所述中央处理器与所述存储器控制装置的总线控制接口相连，用于在检测到数据读取指令时，生成数据读取信息，并将所述数据读取信息发送至所述存储器控制装置；

所述存储器控制装置与所述存储器相连，用于根据所述数据读取信息从所述存储器中读取数据，并将所述数据通过所述总线控制接口返回给所述中央处理器。

9.根据权利要求8所述的数字芯片，其特征在于，所述存储器为电可编程熔丝EFUSE。