CN115221500A - 一种基于芯片生命周期的jtag控制方法及装置 - Google Patents

一种基于芯片生命周期的jtag控制方法及装置 Download PDF

Info

Publication number
CN115221500A
CN115221500A CN202210883727.3A CN202210883727A CN115221500A CN 115221500 A CN115221500 A CN 115221500A CN 202210883727 A CN202210883727 A CN 202210883727A CN 115221500 A CN115221500 A CN 115221500A
Authority
CN
China
Prior art keywords
state
chip
life cycle
jtag
control method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210883727.3A
Other languages
English (en)
Inventor
刘树伟
徐毅松
李冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Fangcun Microelectronics Technology Co ltd
Original Assignee
Shandong Fangcun Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Fangcun Microelectronics Technology Co ltd filed Critical Shandong Fangcun Microelectronics Technology Co ltd
Priority to CN202210883727.3A priority Critical patent/CN115221500A/zh
Publication of CN115221500A publication Critical patent/CN115221500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Storage Device Security (AREA)

Abstract

本发明属于芯片数据安全技术领域，具体涉及一种基于芯片生命周期的JTAG控制方法及装置。该方法包括：获取芯片当前的生命周期状态；根据芯片当前的生命周期状态，确定JTAG当前的状态；获取芯片生命周期状态转换方向，根据生命周期状态转换方向，对JTAG状态进行调整。本发明在OTP中存储芯片生命周期，通过读取芯片的生命周期状态来控制JTAG的使能与关闭；同时，芯片生命周期的变更需要通过口令认证，以此来保证从低权限状态到高权限状态变更的安全性。本发明在保证了调试便利性的同时，也能保证JTAG控制的可逆性。

Description

一种基于芯片生命周期的JTAG控制方法及装置
技术领域
本发明涉及芯片数据安全技术领域，具体涉及一种基于芯片生命周期的JTAG控制方法及装置。
背景技术
JTAG(Joint Test Action Group，联合测试行动小组)是一种国际标准测试协议，主要用于芯片测试、程序下载和在线调试。JTAG可以访问到芯片内部所有资源，如总线、SRAM、各模块的寄存器等。这给调试带来极大方便的同时，也严重威胁到了芯片内部数据的安全。
现有的JTAG控制方法一般有以下两种：
(1)基于OTP(One Time Programmable)中的单个控制位。JTAG控制模块通过读取JTAG控制位来控制JTAG的开关，若控制位被熔断，则关闭JTAG，否则使能JTAG。此方法的优点是从可以从物理层面彻底禁止JTAG，但由于OTP的特性，此方法的缺点是JTAG的禁止是不可逆的，JTAG一旦被关闭就无法再次打开，在设备返修时无法再次通过JTAG调试。
(2)基于口令和密钥的安全认证。芯片内部存在一个认证模块来控制JTAG的开关，在使用JTAG时，需要通过上位机输入口令或者密钥，认证模块对数据进验证，验证通过，使能JTAG，否则关闭JTAG。此方法的优点是从逻辑上禁止JTAG，操作可逆，但缺点是操作特别繁杂，需要上位机工具的配合，且芯片每次上电都需要重新输入口令或密钥，降低了调试效率。
因此，急需一种既能够保证调试便利性，又能够保证JTAG控制可逆性的JTAG控制方法及装置。
发明内容
本发明提出了一种基于芯片生命周期的JTAG控制方法及装置，该方法及装置在不影响调试便利性的前提下，解决了数据安全的防护问题。
为实现上述目的，本发明采用了以下技术方案：
根据本发明的第一方面，提供了一种基于芯片生命周期的JTAG控制方法，该方法包括：
获取芯片当前的生命周期状态；
根据芯片当前的生命周期状态，确定JTAG当前的状态；
获取芯片生命周期状态转换方向，根据生命周期状态转换方向，对JTAG状态进行调整。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述芯片生命周期状态包括研发、出货和返修三种状态。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述芯片的生命状态转换方向包括由研发状态转换到出货状态和由出货状态转换到返修状态两种。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述获取芯片生命周期状态转换方向，根据生命周期状态转换方向，对JTAG状态进行调整，包括：
获取芯片生命周期转换方向，若芯片生命周期状态由研发状态到出货状态，则JTAG状态由使能变为关闭；若芯片生命周期状态由出货状态转换到返修状态，则JTAG状态由关闭变为使能。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述芯片生命周期状态转换为单向不可逆，通过OTP存储器的一次性编程实现。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，所述JTAG状态由关闭变为使能时，采用公钥密码算法中的签名验签机制进行安全认证。
所述采用公钥密码算法中的签名验签机制进行安全认证，包括：
上位机发起认证请求，认证模块返回随机数；上位机使用私钥对随机数进行签名，并将签名值发送至认证模块；认证模块对签名值进行验签，验签通过后，烧写OTP，将芯片生命周期由出货状态变迁为返修状态。
根据本发明的第二方面，提供了一种基于芯片生命周期的JTAG控制装置，该控制装置包括：
状态获取模块，用于获取芯片当前的生命周期状态，并根据芯片当前的生命周期状态，确定JTAG当前的状态；
转换方向获取模块，用于获取芯片生命周期状态转换方向；
JTAG状态调整模块，用于根据生命周期状态转换方向，对JTAG状态进行调整。
如上所述的方面和任一可能的实现方式，进一步提供一种实现方式，该控制装置还包括认证模块；所述认证模块，用于在JTAG状态由关闭变为使能时，采用公钥密码算法中的签名验签机制进行安全认证。
与现有技术相比，本发明具有以下有益效果：
本发明在OTP中存储芯片生命周期，通过读取芯片的生命周期状态来控制JTAG的使能与关闭；而且芯片生命周期状态的变更需要通过口令认证，以此来保证从低权限状态到高权限状态变更的安全性。本发明在保证了调试便利性的同时，也能保证JTAG控制的可逆性。
附图说明
图1是本发明中JTAG控制方法的方法流程图；
图2是本发明中芯片生命周期、JTAG状态、OTP中存储值和所有人的关系图；
图3是本发明中芯片生命周期状态变更示意图；
图4是本发明中安全认证方法的流程图；
图5是本发明中JTAG控制逻辑图；
图6是本发明中JTAG控制装置的方框图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本发明保护的范围。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本发明提出了一种基于芯片生命周期的JTAG控制方法及装置，该控制方法及装置通过将芯片生命周期分成三个阶段，通过获取芯片当前的生命周期状态来控制JTAG的使能，而且芯片生命周期状态的变更需要通过口令认证，以此来保证从低权限状态到高权限状态变更的安全性。本发明在保证了调试便利性的同时，也能保证JTAG控制的可逆性。
图1示出了本发明中JTAG控制方法100的方法流程图。
在框110中，获取芯片当前的生命周期状态。所述芯片生命周期状态包括研发、出货和返修三种状态。三个生命周期的状态变迁是单向且不可逆的，由OTP的一次性编程特性来保证(即OTP中一个bit只能从0编程为1，不能从1编程为0)。
在框120中，根据芯片当前的生命周期状态，确定JTAG当前的状态。图2给出了芯片生命周期、JTAG状态、OTP中存储值和所有人的关系图。如图2所示，当芯片的生命周期状态为研发状态时，JTAG状态为开，即JTAG为使能状态，此时OTP中存储值为00，芯片的所有人为厂商。当芯片的生命周期状态为出货状态时，JTAG状态为关闭，此时OTP中存储值为01，芯片的所有人为用户。当芯片的生命周期状态为返修状态时，JTAG状态为开，即JTAG为使能状态，此时OTP中存储值为11，芯片的所有人为厂商。
在框130中，获取芯片生命周期状态转换方向，根据生命周期状态转换方向，对JTAG状态进行调整。如图3所示，芯片生命周期状态会在三种状态之间进行转换，转换方向有由研发状态转换到出货状态和由出货状态转换到返修状态两种。当芯片生命周期由研发状态转换到出货状态时，JTAG状态由使能状态变为关闭状态，不需要进行安全认证。当芯片生命周期由出货状态转换到返修状态时，JTAG状态从关闭状态变为使能状态，需要进行安全认证。安全认证方法如图4所示，采用公钥密码算法中的签名验签机制，OTP中存储验签用的公钥，具体流程如下：
上位机发起认证请求，认证模块返回随机数；上位机使用私钥对随机数进行签名，并将签名值发送至认证模块；认证模块对签名值进行验签，验签通过后，烧写OTP，将芯片生命周期由出货状态变迁为返修状态。
图5示出了本发明中JTAG控制逻辑图，从图5中可以看出，JTAG最初的状态为关闭状态，即初始化时，JTAG的状态为关闭状态。先获取芯片当前的生命周期状态，判断一下当前的生命周期状态是否为出货状态，若是出货状态，则继续运行；若不是出货状态，则说明当前的生命周期状态为研发状态或者返修状态，将JTAG打开，即令JTAG为使能状态，然后继续运行。所述继续运行，指的是返回到图5中的读取生命周期状态这个方框，继续执行该程序。
图6示出了一种基于芯片生命周期的JTAG控制装置600，该控制装置600包括：状态获取模块610、转换方向获取模块620、JTAG状态调整模块630和认证模块640。
状态获取模块610，用于获取芯片当前的生命周期状态，并根据芯片当前的生命周期状态，确定JTAG当前的状态。
转换方向获取模块620，用于获取芯片生命周期状态转换方向。
JTAG状态调整模块630，用于根据生命周期状态转换方向，对JTAG状态进行调整。
认证模块640，用于在JTAG状态由关闭变为使能时，采用公钥密码算法中的签名验签机制进行安全认证。
相比于仅仅在OTP中存储JTAG使能标识，本发明具有可逆性，在返厂时可以再次通过JTAG调试。相较于单纯的口令认证方式，本发明操作简单，不用每次都输入口令进行验证。
以上所述实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案做出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (9)

1.一种基于芯片生命周期的JTAG控制方法，其特征在于，包括：
获取芯片当前的生命周期状态；
根据芯片当前的生命周期状态，确定JTAG当前的状态；
获取芯片生命周期状态转换方向，根据生命周期状态转换方向，对JTAG状态进行调整。
2.根据权利要求1所述的控制方法，其特征在于，所述芯片生命周期状态包括研发、出货和返修三种状态。
3.根据权利要求2所述的控制方法，其特征在于，所述芯片的生命状态转换方向包括由研发状态转换到出货状态和由出货状态转换到返修状态两种。
4.根据权利要求3所述的控制方法，其特征在于，所述获取芯片生命周期状态转换方向，根据生命周期状态转换方向，对JTAG状态进行调整，包括：
获取芯片生命周期转换方向，若芯片生命周期状态由研发状态到出货状态，则JTAG状态由使能变为关闭；若芯片生命周期状态由出货状态转换到返修状态，则JTAG状态由关闭变为使能。
5.根据权利要求2所述的控制方法，其特征在于，所述芯片生命周期状态转换方向为单向不可逆，通过OTP存储器的一次性编程实现。
6.根据权利要求4所述的控制方法，其特征在于，所述JTAG状态由关闭变为使能时，采用公钥密码算法中的签名验签机制进行安全认证。
7.根据权利要求6所述的控制方法，其特征在于，所述采用公钥密码算法中的签名验签机制进行安全认证，包括：
上位机发起认证请求，认证模块返回随机数；上位机使用私钥对随机数进行签名，并将签名值发送至认证模块；认证模块对签名值进行验签，验签通过后，烧写OTP，将芯片生命周期由出货状态变迁为返修状态。
8.一种基于芯片生命周期的JTAG控制装置，其特征在于，包括：
状态获取模块，用于获取芯片当前的生命周期状态，并根据芯片当前的生命周期状态，确定JTAG当前的状态；
转换方向获取模块，用于获取芯片生命周期状态转换方向；
JTAG状态调整模块，用于根据生命周期状态转换方向，对JTAG状态进行调整。
9.根据权利要求8所述的控制装置，其特征在于，该控制装置还包括认证模块；所述认证模块，用于在JTAG状态由关闭变为使能时，采用公钥密码算法中的签名验签机制进行安全认证。
CN202210883727.3A 2022-07-26 2022-07-26 一种基于芯片生命周期的jtag控制方法及装置 Pending CN115221500A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210883727.3A CN115221500A (zh) 2022-07-26 2022-07-26 一种基于芯片生命周期的jtag控制方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210883727.3A CN115221500A (zh) 2022-07-26 2022-07-26 一种基于芯片生命周期的jtag控制方法及装置

Publications (1)

Publication Number Publication Date
CN115221500A true CN115221500A (zh) 2022-10-21

Family

ID=83614427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210883727.3A Pending CN115221500A (zh) 2022-07-26 2022-07-26 一种基于芯片生命周期的jtag控制方法及装置

Country Status (1)

Country Link
CN (1) CN115221500A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116723053A (zh) * 2023-08-07 2023-09-08 北京云驰未来科技有限公司 一种基于总线调试设备调试jtag的方法及系统
WO2024109269A1 (zh) * 2022-11-24 2024-05-30 西安广和通无线软件有限公司 At指令权限管理方法、装置、计算机设备和存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024109269A1 (zh) * 2022-11-24 2024-05-30 西安广和通无线软件有限公司 At指令权限管理方法、装置、计算机设备和存储介质
CN116723053A (zh) * 2023-08-07 2023-09-08 北京云驰未来科技有限公司 一种基于总线调试设备调试jtag的方法及系统
CN116723053B (zh) * 2023-08-07 2023-10-31 北京云驰未来科技有限公司 一种基于总线调试设备调试jtag的方法及系统

Similar Documents

Publication Publication Date Title
CN115221500A (zh) 一种基于芯片生命周期的jtag控制方法及装置
CN110337652A (zh) 芯片的访问方法、安全控制模块、芯片和调试设备
TWI313123B (en) Integrated circuit security and method therefor
CN209248517U (zh) 一种存储器控制装置及数字芯片
JP5607546B2 (ja) 保護された動作モードの間にシステムアクセスを制御するための方法および装置
US7810002B2 (en) Providing trusted access to a JTAG scan interface in a microprocessor
CN100357751C (zh) 一种jtag模块及应用该模块的调试方法
JP2011210037A (ja) 半導体装置及びデータ処理方法
CN104777761B (zh) 实现mcu安全性的方法及电路
CN103559435A (zh) 终端设备的调试端口控制方法和装置
CN109977702A (zh) 一种基于ds2432芯片的fpga设备加密认证系统和方法
CN108062267A (zh) 一种可配置寄存器文件自测试方法及生成装置
CN110032264A (zh) 一种服务器的运行控制方法、设备以及存储介质
CN110020561A (zh) 半导体装置和操作半导体装置的方法
JP2003091459A (ja) 半導体デバイス内のコードとデータにセキュリティを与えるためのシステムと方法
CN107273756B (zh) F2f解码芯片中的安全信息防护装置
CN107229958A (zh) 一种智能ic卡数据检测方法及装置
US5751595A (en) Method for building and verifying authenticity of a rule system
CN108921988A (zh) 一种门锁系统及控制方法
JP5761880B2 (ja) 自動車
US20110167198A1 (en) Non-volatile storage alteration tracking
CN107784235A (zh) 一种存储器数据保护方法和集成电路芯片
JP2010160765A (ja) システムｌｓｉ及びこのデバッグ方法
CN105335177A (zh) 嵌入式系统的测试方法、测试装置和测试系统
Hopkins et al. Ensuring data integrity via ICmetrics based security infrastructure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination