CN103093130B - 一种硬件绑定信息加密方法和网络设备 - Google Patents

Abstract

本申请公开了一种硬件绑定信息方法，该方法包括：网络设备将网络设备的设备硬件编码和集成在网络设备上的可编程逻辑器件的器件硬件编码，通过预设的编码校验算法获得的编码校验值，并将获得的校验值存储在可编程逻辑器件中，将设备硬件编码存储在网络设备的非易失存储介质中；当网络设备需要使用该设备硬件编码，必须在编码校验值校验正确的情况下才可以使用。基于同样的发明构思，本申请还提出一种网络设备，能够在不增加成本的前提下，增强了设备硬件编码保存的可靠性。

Description

一种硬件绑定信息加密方法和网络设备

技术领域

本申请涉及通信技术领域，特别涉及一种硬件绑定信息加密方法和网络设备。

背景技术

网络设备主要分为硬件和软件两部分。很多网络设备都支持软件使用授权的功能。当前，软件授权业务方式有以下两种：

第一种方式为直接使用授权码在网络设备上激活软件授权内容。形式同PC机上安装的某些软件，如程序编辑器（SourceInsight）等，在软件中输入序列号（授权码），即可使用本软件。该种方式的特点是生产和维护成本低；授权码可以安装到多台机器上用户应用简单方便，但是技术上没有防重复安装的盗版机制。

第一种方式为软件授权只能应用到某台具体的硬件载体上。该种方式实现授权和硬件载体信息绑定，使软件功能只能在某台具体的硬件载体上运行。当用户试图将授权安装到非绑定的其他硬件载体上时，不能安装成功。该种方式特点是有防盗版机制，能够避免用户将授权安装在多台机器上，但是用户应用较复杂，需要到网络设备开发公司的网站上进行注册。

对于软件使用授权和硬件载体信息绑定的网络设备，需要有一个全球范围内唯一标识该网络设备硬件的编码。该唯一设备硬件编码由网络设备制造公司定义格式和含义，维护其分配，其信息含量非常丰富，除具有全球范围内唯一标识外，还具有设计厂商、生产地址、生产时间、原始设备制造商（OEM）包装，特性定制等等含义。保存唯一设备硬件编码的实现有两类：

第一类为使用专用硬件加密器件保存唯一设备硬件编码。该硬件加密器件指具有加密和解密功能、密码访问、信息存储、不可改写、防止克隆等功能的硬件部件。当网络设备对防止盗版功能要求非常高，同时对成本不敏感时，可使用硬件加密器件，在生产环节，把唯一设备硬件编码写入到硬件加密器件中。

第一类为使用非易失存储介质中保存唯一设备硬件编码。唯一设备硬件编码在网络设备生产环节写入到网络设备的非易失存储介质中，如闪存（Flash）、电可擦可编程只读存储器（EEPROM）等，对成本敏感的网络设备大都采用此方案。

使用非易失存储介质保存唯一设备硬件编码存在以下缺陷：

唯一设备硬件编码保存在Flash或EEPROM等非易失存储介质中，可以被恶意盗版者使用中央处理器（CPU）联合测试行为组织（JTAG）仿真器或Flash读写器等装置，读取并改写非易失存储介质中的唯一设备硬件编码内容，导致软件授权与硬件绑定的效果被破坏。

发明内容

有鉴于此，本申请提供一种硬件绑定信息方法和网络设备，能够在不增加成本的前提下，增强了设备硬件编码保存的可靠性。

为解决上述技术问题，本发明的技术方案是这样实现的：

一种硬件绑定信息方法，该方法应用于集成可编程逻辑器件的网络设备上，所述可编程逻辑器件自带唯一的器件硬件编码，该网络设备接收输入的本网络设备的设备硬件编码，将接收的该设备硬件编码与可编程逻辑器件的器件硬件编码，按照预设校验算法计算获得编码校验值，并将获得的编码校验值存储在可编程逻辑器件上，将接收的设备硬件编码存储在本网络设备的非易失存储介质中，包括：

当需要使用存储在本网络设备的非易失存储介质中的设备硬件编码时，该网络设备获取可编程逻辑器件的器件硬件编码，以及存储在本网络设备的非易失存储介质中的设备硬件编码，并按照预设校验算法计算获得当前编码校验值；

该网络设备获取可编程逻辑器件中的编码校验值，并确定计算获得的当前编码校验值，与从可编程逻辑器件中获取的编码校验值是否相同，如果是，使用该设备硬件编码；否则，不使用该设备硬件编码。

一种网络设备，该网络设备上集成可编程逻辑器件，所述可编程逻辑器件自带唯一的器件硬件编码，该网络设备包括：中央处理器CPU单元、可编程逻辑单元和非易失存储单元；

所述CPU单元，用于接收输入的本网络设备的设备硬件编码，将该设备硬件编码与可编程逻辑器件的器件硬件编码，按照预设校验算法计算获得编码校验值并写在所述可编程逻辑单元中；当需要使用所述非易失存储单元中存储的设备硬件编码时，从所述非易失存储单元中获取设备硬件编码，从所述可编程逻辑单元中获取可编程逻辑器件的器件硬件编码，并通过预设校验算法计算获得当前编码校验值，获取存储在所述可编程逻辑单元中的编码校验值，确定当前计算获得的编码校验值与获取的存储在所述可编程逻辑单元中的编码校验值是否相同，如果是，使用该设备硬件编码；否则，不使用该设备硬件编码；

所述可编程逻辑单元，用于存储可编程逻辑器件的器件硬件编码；存储所述CPU单元根据输入的本网络设备的设备硬件编码计算获得的编码校验值；

所述非易失存储单元，用于存储所述CPU单元接收的设备硬件编码。

综上所述，本申请通过将网络设备的设备硬件编码和集成在网络设备上的可编程逻辑器件的器件硬件编码，通过预设的编码校验算法获得的编码校验值，并将获得的校验值存储在可编程逻辑器件中，将设备硬件编码存储在网络设备的非易失存储介质中。当网络设备需要使用该设备硬件编码，必须在编码校验值校验正确的情况下才可以使用。能够在不增加成本的前提下，增强了设备硬件编码保存的可靠性。

附图说明

图1为本发明实施例一中网络设备将设备硬件编码存储的流程示意图；

图2为本发明实施例一中网络设备使用设备硬件编码流程示意图；

图3为本发明实施例二中存储编码校验值流程示意图；

图4为本发明实施例二中获取存储在可编程逻辑器件中的编码校验值的流程示意图；

图5为本发明实施例三中该网络设备获取设备硬件编码的流程示意图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。

本发明实施例中提出一种硬件绑定信息方法，该方法应用于集成可编程逻辑器件的网络设备上，将可编程逻辑器件自带的唯一器件硬件编码，与网络设备的设备硬件编码按照预设的校验算法，获得编码校验值，并将该编码校验值存储在可编程逻辑器件中，将设备硬件编码存储在本网络设备的非易失存储介质中。当需要使用本网络设备的非易失存储介质中的编码校验值时，该网络设备必须重新计算编码校验值，在计算的当前编码校验值校验正确的情况下，才能使用该设备硬件编码，这种将网络设备的设备硬件编码与编码校验值分别存储在不同物理器件上的实现方法，在不增加成本的前提下，增强了设备硬件编码保存的可靠性。

本发明具体实施例中网络设备集成的可编程逻辑器件，如复杂可编程逻辑器件（CPLD）、现场可编程门阵列（FPGA）等自带的唯一器件硬件编码，为可编程逻辑器件生产厂家在该器件制作时生成的，具有唯一性和不可改写性。其格式和内容完全由生产厂家决定，可被可编程逻辑器件仿真器读取。

网络设备的设备硬件编码和可编程逻辑器件的器件硬件编码保存的信息不同，一般情况下，设备硬件编码的信息量远远大于可编程逻辑器件的器件硬件编码的信息量，无法使用器件硬件编码代替设备硬件编码。

本发明实施例中利用可编程逻辑器件的唯一器件硬件编码不可改写的特点，解决保存设备硬件编码的非易失存储介质可被改写的问题。

实施例一

参见图1，图1为本发明实施例一中网络设备将设备硬件编码存储的流程示意图。具体步骤为：

步骤101，该网络设备接收输入的本网络设备的设备硬件编码，将接收的该设备硬件编码与可编程逻辑器件的器件硬件编码，按照预设校验算法计算获得编码校验值。

本步骤中预设校验算法可以为循环校验码（CRC）、散列函数算法（MD5）等。

现有实现中在网络设备出厂时，直接将网络设备的设备硬件编码存储到本网络设备的非易失存储介质中，本发明实施例中在接收到输入的设备硬件编码时，不仅要将设备硬件编码存储到非易失存储介质中，还需要通过该设备硬件编码，与网络设备上集成的可编程逻辑器件的器件硬件编码绑定，来计算编码校验值。

步骤102，该网络设备将获得的编码校验值存储在可编程逻辑器件上，将接收的设备硬件编码存储在本网络设备的非易失存储介质中。

在计算编码校验值后，将计算获得的编码校验值存储（写）到可编程逻辑器件中，具体实现时通常可以将该编码校验值存储（写）到可编程逻辑器件自带的非易失存储介质中。

本发明具体实施例中利用可编程逻辑器件自带的器件硬件编码不可该写的特点，与产品硬件编码通过编码校验值绑定，并将设备硬件编码与编码校验值分别存储在不同的物理硬件上，增强了设备硬件编码保存的可靠性。

参见图2，图2为本发明实施例一中网络设备使用设备硬件编码流程示意图。具体步骤为：

步骤201，当需要使用存储在本网络设备的非易失存储介质中的设备硬件编码时，该网络设备获取可编程逻辑器件的器件硬件编码，以及存储在本网络设备的非易失存储介质中的设备硬件编码，并按照预设校验算法计算获得当前编码校验值。

本步骤中的预设校验算法可以为CRC、MD5等，但是需要同当时获得存储的编码校验值的校验算法相一致。

现有实现中需要使用设备硬件编码时，直接从网络设备的非易失存储空间中读取使用，本发明具体实施例中读取后不直接使用，而是要与存储在可编程逻辑器件自带的不可改写的器件硬件编码按照预设校验算法计算获得当前编码校验值。根据获得的当前编码校验值来确定是否能够使用该设备硬件编码。

步骤202，该网络设备获取可编程逻辑器件中的编码校验值，并确定计算获得的当前编码校验值与从可编程逻辑器件中获取的编码校验值是否相同，如果是，执行步骤203；否则，执行步骤204。

步骤203，该网络设备使用该设备硬件编码。

当当前计算的编码校验值与存储在可编程逻辑器件中的编码校验值相同时，说明该设备硬件编码是可靠的，即未被修改，可以使用该设备硬件编码。

步骤204，该网络设备不使用该设备硬件编码。

当当前计算的编码校验值与存储在可编程逻辑器件中的编码校验值不相同时，说明该设备硬件编码是不可靠的，该网络设备不能使用设备硬件编码，依赖于该设备硬件编码的软件授权也不能被激活。

通过本实施例将设备硬件编码，与编码校验值绑定存储，并分别保存在不同的物理器件中，增强了设备硬件编码保存的可靠性，如果仅仅复制非易失存储介质中的设备硬件编码，在其他网络设备上不可以使用该设备硬件编码，必须通过校验正确后，才可以使用该设备硬件编码。因此，可有效地防止保存在非易失存储介质中的设备硬件编码被恶意克隆。

实施例二

网络设备在保存计算获得的编码校验值时，通过使用逻辑课编程器件将该编码校验值通过预设加密算法进行加密转换，将加密转换后的编码校验值存储在可编程逻辑器件中。在获取该编码校验值时，该网络设备通过可编程逻辑器件使用与预设加密算法相对应的预设解密算法，将存储的编码校验值解密，并获得解密后的编码校验值。

参见图3，图3为本发明实施例二中存储编码校验值流程示意图。具体步骤为：

步骤301，该网络设备写计算获得的编码校验值到可编程逻辑器件中。

本步骤在具体实现时，将编码校验值存储（写）到可编程逻辑器件的buffer中，进行临时存储。

步骤302，该网络设备通知所述可编程逻辑器件进行加密转换，使可编程逻辑器件将该编码校验值通过预设加密算法进行硬件加密转换，将加密后的编码校验值存储到可编程逻辑器件中。

本步骤在具体实现时，该网络设备将临时存储在buffer中的编码校验值通过预设加密算法，如逐比特翻转算法等，进行硬件加密，加密后的编码校验值再进行真正的存储，可以存储在可逻辑编程器件自带的非易失存储介质中。

参见图4，图4为本发明实施例二中获取存储在可编程逻辑器件中的编码校验值的流程示意图。具体步骤为：

步骤401，该网络设备通知可编程逻辑器件进行编码校验值解密转换，使可编程逻辑器件通过与预设加密算法相对应的预设解密算法，将存储的编码校验值解密。

本步骤在具体实现时，将解密后的编码校验值存储在临时存储空间中，如可编程逻辑器件自带的buffer中。

步骤402，该网络设备获取所述可编程逻辑器件解密后的编码校验值。

在具体实现时，该网络设备从可编程逻辑器件自带的buffer中读取解密后的编码校验值。

由于保存在可编程逻辑器件内部的非易失存储空间的编码校验值，可能会被恶意盗版者使用逻辑芯片JTAG仿真器读取出来，可编程逻辑器件的唯一器件硬件编码也可能会被恶意盗版者使用逻辑芯片JTAG仿真器读取出来，保存在网络设备的非易失存储介质中的唯一设备硬件编码也可能会被恶意盗版者使用CPUJTAG仿真器或Flash读写器读取出来。在极端情况下，恶意盗版者会根据以上信息反向破解出网络设备使用的器件硬件编码和设备硬件编码绑定的校验加密算法。本实施例利用可编程逻辑器件具有内部逻辑实现可编程的特点，使用可编程逻辑器件对保存的编码校验值进行硬加密转换，实际保存在可编程逻辑器件内部空间的是硬加密后的编码校验值，而不是原始编码校验值。该实施例的这种实现方式增强了设备硬件编码存储的安全性。

实施例三

一般的网络设备，获取其非易失存储空间中的设备硬件编码通过CPU直接访问获取。本发明具体实施例中，该网络设备通过可编程逻辑器件获取存储在本网络设备的非易失存储介质中的设备硬件编码。

参见图5，图5为本发明实施例三中该网络设备获取设备硬件编码的流程示意图。具体步骤为：

步骤501，该网络设备写直通命令字到可编程逻辑器件，使可编程逻辑器件把CPU访问控制信号与所述非易失存储介质的访问控制信号直通。

该网络设备通过CPU软件写“直通命令字”到可编程逻辑器件，使可编程逻辑器件将CPU的访问控制信号与本网络设备的非易失存储介质的访问控制信号直通。

步骤502，该网络设备访问本网络设备的非易失存储介质获得设备硬件编码。

步骤503，该网络设备写断开命令字到可编程逻辑器件，使可编程逻辑器件把CPU的访问控制信号与所述非易失存储介质的访问控制信号断开。

该网络设备通过CPU软件写“断开命令字”到可编程逻辑器件，使可编程逻辑器件把CPU的访问控制信号与本网络设备的非易失存储介质的访问控制信号断开。

恶意盗版者通过网络设备中CPU的JTAG仿真器接口，连接CPU的JTAG仿真器。恶意盗版者通过CPU的JTAG仿真器，可以直接恶意读或改写与CPU直连的非易失存储介质中的数据。

实施例三中，利用可编程逻辑器件输入输出管脚可编程的特点，把CPU和非易失存储介质之间的控制访问信号过逻辑器件，通过可编程逻辑器件对非易失存储介质的写操作进行加密控制，防止通过CPUJTAG仿真器改写非易失存储介质中保存的设备硬件编码。在不拆掉可编程逻辑器件的前提下，必须通过CPU上的软件才能对非易失存储介质进行访问。

可编程逻辑器件对非易失存储介质的写操作进行加密控制，就是可编程逻辑芯片默认断开CPU访问控制信号和非易失存储介质访问控制信号，在CPU访问非易失存储介质前，CPU软件必须先下发“直通命令字”给可编程逻辑芯片，在CPU访问非易失存储介质后，CPU软件必须再下发“断开命令字”给可编程逻辑芯片。

本发明具体实施例中基于同样的发明构思，还提出一种网络设备，该网络设备上集成可编程逻辑器件，所述可编程逻辑器件自带唯一的器件硬件编码，参见图5，图5为本发明具体实施例中应用于上述技术的网络设备的结构示意图。该网络设备包括：CPU单元501、可编程逻辑单元502和非易失存储单元503。

CPU单元501，用于接收输入的本网络设备的设备硬件编码，将该设备硬件编码与可编程逻辑器件的器件硬件编码，按照预设校验算法计算获得编码校验值并写在可编程逻辑单元502中；当需要使用非易失存储单元503中存储的设备硬件编码时，从非易失存储单元503中获取设备硬件编码，从可编程逻辑单元502中获取可编程逻辑器件的器件硬件编码，通过预设校验算法计算获得当前编码校验值；并获取存储在可编程逻辑单元502中的编码校验值，确定当前计算获得的编码校验值与获取的存储在可编程逻辑单元502中的编码校验值是否相同，如果是，使用该设备硬件编码；否则，不使用该设备硬件编码。

可编程逻辑单元502，用于存储可编程逻辑器件的器件硬件编码；存储CPU单元501根据输入的本网络设备的设备硬件编码计算获得的编码校验值。

非易失存储单元503，用于存储CPU单元501接收的设备硬件编码。

较佳地，可逻辑编程单元502包括：缓存模块5021、加密模块5022、非易失存储模块5023和解密模块5024。

CPU单元501，用于写编码校验值到缓存模块5021中，并通知加密模块5022进行硬件加密转换；在获取编码校验值时，通知解密模块5024进行编码校验值解密，并在接收到解密模块5024发送的硬件解密完成通知时，从缓存模块5021中获取解密后的编码校验值。

缓存模块5021，用于接收CPU单元501写的编码校验值并存储；接收解密模块5024发送的解密后的编码校验值并存储。

加密模块5022，用于接收CPU单元501发送的进行硬件加密转换的通知时，将缓存模块5021中的编码校验值通过预设加密算法进行硬件加密转换，并将加密后的编码校验值发送给非易失存储模块5023；

非易失存储模块5023，用于接收到加密模块5022发送的加密后的编码校验值并存储；

解密模块5024，用于接收到CPU单元501发送的进行硬件解密的通知时，将非易失存储模块5023中的编码校验值通过与预设加密算法相对应的预设解密算法进行解密，并将解密后的编码校验值发送给缓存模块5021，通知CPU单元501硬件解密完成。

较佳地，该可编程逻辑单元进一步包括：访问控制模块5025。

访问控制模块5025，CPU单元501通过访问控制模块5025获取存储在非易失存储单元中的设备硬件编码。

较佳地，

CPU单元501，用于写直通命令字到访问控制模块5025；当访问控制模块5025将CPU访问控制信号与非易失存储单元503的访问控制信号直通时，访问非易失存储单元503获得设备硬件编码。

访问控制模块5025，用于接收到CPU单元501写的直通命令字时，将CPU访问控制信号与非易失存储单元503的访问控制信号直通。

较佳地，

CPU单元501，用于访问非易失存储单元503获得设备硬件编码之后，写断开命令字到访问控制模块5025。

访问控制模块5025，进一步用于接收到CPU单元501写的断开命令字时，将CPU的访问控制信号与非易失存储单元503的访问控制信号断开。

上述实施例的单元可以集成于一体，也可以分离部署；可以合并为一个单元，也可以进一步拆分成多个子单元。

综上所述，本发明具体实施例中通过将网络设备的设备硬件编码和集成在网络设备上的可编程逻辑器件的器件硬件编码，通过预设的编码校验算法获得的编码校验值，并将获得的校验值存储在可编程逻辑器件中，将设备硬件编码存储在网络设备的非易失存储介质中。当网络设备需要使用该设备硬件编码，必须在编码校验值校验正确的情况下才可以使用。能够在不增加成本的前提下，增强了设备硬件编码保存的可靠性。

本发明具体实施例中利用可逻辑编程器件具有可编程的特点，还给出了将存储在可编程逻辑器件中的编码校验值进行加密存储的技术方案，防止恶意盗版者将器件硬件编码、设备硬件编码和校验值读取后，反向破解出使用的编码校验算法。

本发明具体实施例中利用可编程逻辑器件输入输出管脚可编程的特点，把CPU和网络设备的非易失存储介质之间的访问过可编程逻辑芯片，可编程逻辑器件对非易失存储介质的写操作进行加密控制，防止通过CPUJTAG仿真器改写非易失存储介质中保存的设备硬件编码。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种硬件绑定信息加密方法，该方法应用于集成可编程逻辑器件的网络设备上，所述可编程逻辑器件自带唯一器件硬件编码，其特征在于，该网络设备接收输入的本网络设备的设备硬件编码，将接收的该设备硬件编码与可编程逻辑器件的器件硬件编码，按照预设校验算法计算获得编码校验值，并将获得的编码校验值存储在可编程逻辑器件上，将接收的设备硬件编码存储在本网络设备的非易失存储介质中，包括：

当需要使用存储在本网络设备的非易失存储介质中的设备硬件编码时，该网络设备获取可编程逻辑器件的器件硬件编码，以及存储在本网络设备的非易失存储介质中的设备硬件编码，并按照预设校验算法计算获得当前编码校验值；

该网络设备获取可编程逻辑器件中的编码校验值，并确定计算获得的当前编码校验值，与从可编程逻辑器件中获取的编码校验值是否相同，如果是，使用该设备硬件编码；否则，不使用该设备硬件编码。

2.根据权利要求1所述的方法，其特征在于，

所述将获得的编码校验值存储在可编程逻辑器件上，包括：存储编码校验值到可编程逻辑器件中，并通知所述可编程逻辑器件进行加密转换，使可编程逻辑器件将该编码校验值通过预设加密算法进行硬件加密转换，将加密后的编码校验值存储到可编程逻辑器件中；

所述该网络设备获取可编程逻辑器件中的编码校验值，包括：该网络设备通知可编程逻辑器件进行编码校验值解密转换，使可编程逻辑器件通过与预设加密算法相对应的预设解密算法，将存储的编码校验值解密，该网络设备获取所述可编程逻辑器件解密后的编码校验值。

3.根据权利要求1或2所述的方法，其特征在于，所述该网络设备获取存储在本网络设备的非易失存储介质中的设备硬件编码，包括：该网络设备通过可编程逻辑器件获取存储在本网络设备的非易失存储介质中的设备硬件编码。

4.根据权利要求3所述的方法，其特征在于，所述该网络设备通过可编程逻辑器件获取存储在本网络设备的非易失存储介质中的设备硬件编码，包括：该网络设备写直通命令字到可编程逻辑器件，使可编程逻辑器件把中央处理器CPU访问控制信号与所述非易失存储介质的访问控制信号直通，进而访问所述非易失存储介质获得设备硬件编码。

5.根据权利要求4所述的方法，其特征在于，所述访问所述非易失存储介质获得设备硬件编码，之后，所述方法进一步包括：

该网络设备写断开命令字到可编程逻辑器件，使可编程逻辑器件把CPU的访问控制信号与所述非易失存储介质的访问控制信号断开。

6.一种网络设备，该网络设备上集成可编程逻辑器件，所述可编程逻辑器件自带唯一的器件硬件编码，其特征在于，该网络设备包括：中央处理器CPU单元、可编程逻辑单元和非易失存储单元；

所述CPU单元，用于接收输入的本网络设备的设备硬件编码，将该设备硬件编码与可编程逻辑器件的器件硬件编码，按照预设校验算法计算获得编码校验值并写在所述可编程逻辑单元中；当需要使用所述非易失存储单元中存储的设备硬件编码时，从所述非易失存储单元中获取设备硬件编码，从所述可编程逻辑单元中获取可编程逻辑器件的器件硬件编码，并通过预设校验算法计算获得当前编码校验值，获取存储在所述可编程逻辑单元中的编码校验值，确定当前计算获得的编码校验值与获取的存储在所述可编程逻辑单元中的编码校验值是否相同，如果是，使用该设备硬件编码；否则，不使用该设备硬件编码；

所述可编程逻辑单元，用于存储可编程逻辑器件的器件硬件编码；存储所述CPU单元根据输入的本网络设备的设备硬件编码计算获得的编码校验值；

所述非易失存储单元，用于存储所述CPU单元接收的设备硬件编码。

7.根据权利要求6所述的网络设备，其特征在于，所述可编程逻辑单元包括：缓存模块、加密模块、非易失存储模块和解密模块；

所述CPU单元，用于写编码校验值到所述缓存模块中，并通知所述加密模块进行硬件加密转换；在获取编码校验值时，通知所述解密模块进行编码校验值解密，并在接收到所述解密模块发送的硬件解密完成通知时，从所述缓存模块中获取解密后的编码校验值；

所述缓存模块，用于接收所述CPU单元写的编码校验值并存储；接收所述解密模块发送的解密后的编码校验值并存储；

所述加密模块，用于接收所述CPU单元发送的进行硬件加密转换的通知时，将所述缓存模块中的编码校验值通过预设加密算法进行硬件加密转换，并将加密后的编码校验值发送给所述非易失存储模块；

所述非易失存储模块，用于接收到所述加密模块发送的加密后的编码校验值并存储；

所述解密模块，用于接收到所述CPU单元发送的进行硬件解密的通知时，将所述非易失存储模块中的编码校验值通过与预设加密算法相对应的预设解密算法进行解密，并将解密后的编码校验值发送给所述缓存模块，通知所述CPU单元硬件解密完成。

8.根据权利要求7所述的网络设备，其特征在于，所述可编程逻辑单元进一步包括：访问控制模块，所述CPU单元通过所述访问控制模块获取存储在非易失存储单元中的设备硬件编码。

9.根据权利要求8所述的网络设备，其特征在于，

所述CPU单元，用于写直通命令字到所述访问控制模块；当所述访问控制模块将CPU访问控制信号与所述非易失存储单元的访问控制信号直通时，访问所述非易失存储单元获得设备硬件编码；

所述访问控制模块，用于接收到所述CPU单元写的直通命令字时，将CPU访问控制信号与所述非易失存储单元的访问控制信号直通。

10.根据权利要求9所述的网络设备，其特征在于，

所述CPU单元，用于访问所述非易失存储单元获得设备硬件编码之后，写断开命令字到所述访问控制模块；

所述访问控制模块，进一步用于接收到所述CPU单元写的断开命令字时，将CPU的访问控制信号与所述非易失存储单元的访问控制信号断开。