CN209216090U - 电子设备及其fpga开发板 - Google Patents

Abstract

本实用新型适用于电子电路设计技术领域，提供了一种电子设备及其FPGA开发板。本实用新型通过采用包括FPGA芯片、电源模块、I3C接口模块、电源管理接口模块、外扩输入输出接口模块、时钟模块以及下载接口模块的FPGA开发板，使得该FPGA开发板具有丰富的接口，以支持各种功能评估，进而为用户提供理想的评估和开发平台，从而解决了FPGA零功耗芯片的特点及应用场景得不到充分利用的弊端。

Description

电子设备及其FPGA开发板

技术领域

本实用新型属于电子电路设计技术领域，尤其涉及一种电子设备及其FPGA开发板。

背景技术

现场可编程门阵列(Field－Programmable Gate Array，FPGA)作为专用集成电路领域中的一种半定制电路出现，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

另外，随着移动及可穿戴设备的快速应用，移动及可穿戴设备正在挑战电池使用的极限，特别是当设备的规格导致电池变得更小，而最终用户希望电池效率更高，以减少充电时间时。目前，为了解决上述问题，现有技术主要采用高云半导体“零功耗”的FPGA芯片降低电池的功耗。

然而，虽然上述解决方案使得制造商们采用小尺寸电池的同时，可进一步扩大能效成为现实，但是目前市场上并没有基于上述FPGA芯片的评估开发板，如此将使得该FPGA芯片的特点及应用场景得不到充分利用。

故，有必要提供一种技术方案，以解决上述技术问题。

实用新型内容

有鉴于此，本实用新型实施例提供了一种电子设备及其FPGA开发板，其可以满足用户对高云半导体“零功耗”的FPGA芯片的评估开发。

本实用新型实施例的第一方面提供了一种FPGA开发板，所述FPGA开发板包括：

FPGA芯片，所述FPGA芯片内嵌有I3C硬核与电源管理模块；

电源模块，与所述FPGA芯片连接，用于向所述FPGA芯片提供工作电压；

I3C接口模块，与所述FPGA芯片连接，用于向所述FPGA芯片中的I3C硬核提供通信接口，以便于用户通过所述I3C接口模块对所述FPGA芯片进行I3C高速串行通信评估；

电源管理接口模块，与所述FPGA芯片连接，用于向所述FPGA芯片中的电源管理模块提供电源管理接口，以便于主设备在所述FPGA芯片中的电源管理模块的作用下，通过所述电源管理接口模块控制从设备进行电源管理；

外扩输入输出接口模块，与所述FPGA芯片连接，用于对所述FPGA芯片进行接口扩展；

时钟模块，与所述FPGA芯片模块连接，用于向所述FPGA芯片提供工作时钟；

下载接口模块，与所述FPGA芯片连接，用于从外部向所述FPGA芯片下载比特流文件。

本实用新型实施例的第二方面提供了一种电子设备，所述电子设备包括上述FPGA开发板。

本实用新型实施例与现有技术相比存在的有益效果是：本实用新型通过采用包括FPGA芯片、电源模块、I3C接口模块、电源管理接口模块、外扩输入输出接口模块、时钟模块以及下载接口模块的FPGA开发板，使得该FPGA开发板具有丰富的接口，以支持各种功能评估，进而为用户提供理想的评估和开发平台，从而解决了FPGA零功耗芯片的特点及应用场景得不到充分利用的弊端。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型一实施例提供的FPGA开发板的模块结构示意图；

图2是本实用新型另一实施例提供的FPGA开发板的模块结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本实用新型实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本实用新型。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本实用新型的描述。

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为了说明本实用新型所述的技术方案，下面通过具体实施例来进行说明。

图1示出了本实用新型一实施例所提供的FPGA开发板1的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：

如图1所示，本实用新型实施例所提供的FPGA开发板1包括通FPGA芯片10、电源模块11、I3C接口模块12、电源管理接口模块13、外扩输入输出接口模块14、时钟模块15以及下载接口模块16。

具体的，FPGA芯片10，FPGA芯片内嵌有I3C硬核(图中未示出)与电源管理模块(图中未示出)；

电源模块11，与FPGA芯片10连接，用于向FPGA芯片10提供工作电压；

I3C接口模块12，与FPGA芯片10连接，用于向FPGA芯片10中的I3C硬核提供通信接口，以便于用户通过I3C接口模块12对FPGA芯片10进行I3C高速串行通信评估；

电源管理接口模块13，与FPGA芯片10连接，用于向FPGA芯片10中的电源管理模块提供电源管理接口，以便于主设备在FPGA芯片10中的电源管理模块的作用下，通过电源管理接口模块控制从设备进行电源管理；

外扩输入输出接口模块14，与FPGA芯片10连接，用于对FPGA芯片10进行接口扩展；

时钟模块15，与FPGA芯片10模块连接，用于向FPGA芯片10提供工作时钟；

下载接口模块16，与FPGA芯片10连接，用于从外部向FPGA芯片10下载比特流文件。

具体实施时，FPGA芯片10采用高云半导体(Little )家族第一代低功耗产品GWINZ-LV1FN32C6/I5实现，该FPGA芯片内部资源丰富，例如该FPGA芯片具有锁相环(PLL)资源以及丰富的BSRAM存储器资源，并且其输入输出(I/O)口支持双倍速率(DoubleData Rate，DDR)输入输出、I video(1位串行输入、7位并行输出的解串器)、O video(7位并行输入、1位串行输出的串化器)等多种接口标准，如此使得该FPGA芯片在高速低成本的应用场合中得到广泛应用；需要说明的是，在本实施例中，FPGA芯片GWINZ-LV1FN32C6/I5的具体结构和工作原理可参考现有技术，此处不再赘述。

在本实施例中，本实用新型提供的FPGA开发板中的FPGA芯片具有“零功耗”、低成本、非易失性以及高安全性等特点，进而使得基于该FPGA芯片实现的FPGA开发板在对该FPGA芯片进行评估开发后，使得该FPGA芯片可以应用到更广泛的领域。

进一步地，作为本实用新型一实施方式，如图2所示，电源模块11包括第一电源单元111与第二单元112。

其中，第一电源单元111，与FPGA芯片10连接，用于向FPGA芯片10提供第一工作电压；

第二电源单元112，与FPGA芯片10连接，用于向FPGA芯片10提供第二工作电压。

具体实施时，第一电源单元111采用电源芯片、滤波电容、配置电阻组成的电源电路实现，该该电源电路中包括的电源芯片型号为TPS7A7001；具体实施时，该电源芯片TPS7A7001将供电电源接入的5V电压转为3.3V电压后向FPGA芯片10供电；此外，第二电源单元112同样采用电源芯片、滤波电容、配置电阻组成的电源电路实现，该该电源电路中包括的电源芯片型号为TPS7A7001；具体实施时，该电源芯片TPS7A7001将供电电源接入的5V电压转为1.2V电压后向FPGA芯片10供电。

需要说明的是，在本实用新型实施例中，第一电源单元111和第二电源单元112的具体电路结构不做限制，可参考TPS7A7001电源芯片构成的现有电源电路。

进一步地，作为本实用新型一种实施方式，I3C接口模块12采用现有的I3C接口电路实现，其具体结构原理可参考现有技术，此处不再赘述。

具体实施时，该I3C接口模块12和FPGA芯片10中内嵌的I3C硬核模块及外围阻容件共同实现FPGA芯片10的I3C高速串行通信评估，即在对FPGA芯片10进行I3C通信评估时，该I3C接口模块12作为信号输入输出接口将信号传输至FPGA芯片10中内嵌的I3C硬核模块，通过该内嵌的I3C硬核模块的相关处理完成FPGA芯片的I3C高速串行通信评估。

在本实施例中，通过在该FPGA开发板上设置I3C接口模块，使得该I3C接口模块与FPGA芯片中内嵌的I3C硬核模块共同完成FPGA芯片的I3C高速串行通信评估，以此满足用户的I3C高速接口需求。

进一步地，作为本实用新型一种实施方式，电源管理(SPMI)接口模块13采用现有的SPMI接口电路实现，其具体结构原理可参考现有技术，此处不再赘述。

具体实施时，该电源管理接口模块13和FPGA芯片10中内嵌的电源管理模块SPMI及外围阻容件共同实现FPGA芯片10的电源管理，即在对FPGA芯片10进行电源管理时，该电源管理接口模块13作为信号输入输出接口将信号传输至FPGA芯片10中内嵌的SPMI模块，通过该内嵌的SPMI模块的相关处理完成FPGA芯片的电源管理功能，即主设备在SPMI模块的作用下，通过电源管理接口模块13控制从设备进行电源管理；此外，需要说明的是，在本实施例中，当SPMI模块进行其控制操作时，SPMI模块可复用JTAG接口的模式选择线TMS、时钟线TCK、数据输入线TDI。

在本实施例中，通过在该FPGA开发板上设置电源管理接口模块，使得该电源管理接口模块与FPGA芯片中内嵌的SPMI模块共同完成FPGA芯片的电源管理功能评估，即支持作为主设备通过SPMI接口控制外部的从设备器件进行电源管理。

进一步地，作为本实用新型一种实施方式，如图2所示，外扩输入输出接口模块14包括外扩输入输出接口单元141和低压差分信号接口单元142。

其中，外扩输入输出接口单元141，与FPGA芯片10连接，用于向FPGA芯片10提供扩展接口；

低压差分信号接口单元142，与FPGA芯片10连接，用于提供用户对FPGA芯片10进行差分信号传输评估时的差分信号接口。

具体实施时，外扩输入输出接口单元141采用通用输入输出接口(GeneralPurpose Input Output，GPIO)接口电路实现，该GPIO接口电路包括由多个电阻构成的串联组排和预设间距的十四引脚双排插实现，即FPGA芯片中的输入输出口经过串联电阻后引到上述插针；需要说明的是，在本实施例中，串联组排起到改善信号质量和保护端口I/O的作用；此外，预设间距优选为2.54毫米。

进一步地，具体实施时，低压差分信号接口单元142采用一个预设间距的二十引脚双排插针实现，该预设间距优选为2.54毫米。其中，预设间距的二十引脚双排插针可引出五对低压差分信号，即该预设间距的二十引脚双排插针可作为低压差分信号发送接口和低压差分信号接收接口，其中并且发送接口直接将FPGA芯片的差分信号引出，接收接口通过100欧姆电阻对差分对匹配后引出，以此使得用户可利用此接口完成对高速差分信号通信的评估。

进一步地，作为本实用新型一种实施方式，时钟模块15包括一种时钟源，其为50MHz时钟，该时钟源为FPGA芯片10提供时钟信号。

具体实施时，50MHz时钟源采用SMA-050000-5BLOTJ型号的晶振芯片实现，该晶振芯片的第三引脚连接到FPGA芯片10的锁相环时钟专用引脚，以此为FPGA芯片10的内部逻辑提供时钟源；需要说明的是，在本实施例中，晶振芯片SMA-050000-5BLOTJ的具体结构原理可参考现有技术，此处不再赘述。

进一步地，作为本实用新型一种实施方式，下载接口模块16由预设间距的十引脚双排插针实现，通过该十引脚双排插针可实现PC机对FPGA芯片10的第一存储单元下载比特流文件和第二存储单元下载比特流文件，即实现对FPGA芯片10进行编程下载。

进一步地，具体实施时，第一存储单元由FPGA芯片10内部的静态随机存取存储器(Static Random-Access Memory，SRAM)实现，而第二存储单元采用内部FLASH芯片，其可存储64Kbit的数据量，可用于存储配置FPGA芯片10的比特流文件，并通过串行外设接口(Serial Peripheral Interface，SPI)与FPGA芯片10通信。

进一步地，作为本实用新型一种实施方式，如图2所示，该FPGA开发板1还包括电流检测接口模块17。

其中，电流检测接口模块与所述FPGA芯片10连接，用于对测量FPGA芯片10的工作电流提供测量接口。

具体实施时，电流检测接口模块17可采用两个2.54mm间距的引脚插针和高精密电阻组成，该电流检测接口模块17可通过外部连接电压测量设备来计算FPGA芯片10的对应功耗。

在本实施例中，通过在FPGA开发板1上设置电流检测接口模块17，使得外部电压电流等检测设备可通过该电流检测接口模块17实现FPGA芯片10的低功耗功能评估。

进一步地，作为本实用新型一种实施方式，如图2所示，该FPGA开发板1还包括调试模块18。

其中，该调试模块18与FPGA芯片10连接，用于控制FPGA芯片10调试时的模式切换和调试结果显示。

具体实施时，该调试模块18包括但不限于调试按键、调试开关和调试LED。其中，调试按键与调试开关可以手动控制FPGA芯片10的程序跳转，调试LED可显示调试结果，方便用户使用。

具体的，调试开关采用滑动开关实现，该滑动开关可采用型号为EG1218的开关元件实现，并且该滑动开关可控制FPGA芯片10在JTAG模式和SPMI模式之间进行切换，而按键开关采用型号为TL1105F160Q的两个按键开关实现，其可控制FPGA芯片10进行重新配置或全局复位；此外，调试LED可采用型号为19-217/GHC-YN1P2B18X/3T的绿色LED灯实现。

在本实用新型实施例中，采用滑动开关或者接键开关作为调试模块18的实现结构，使得用户可通过按键和开关可以手动控制FPGA芯片开发测试过程中的程序跳转，操作简便、快捷且方式多样。

进一步的，本实用新型实施例还提供了一种电子设备，该电子设备包括上述FPGA开发板。需要说明的是，由于本实用新型实施例所提供的电子设备的FPGA开发板和图1至图2所示出的FPGA开发板1相同，因此，本实用新型实施例所提供的电子设备中的FPGA开发板的具体工作原理，可参考前述关于图1至图2的详细描述，此处不再赘述。

在本实施例中，本实用新型通过采用包括FPGA芯片、电源模块、I3C接口模块、电源管理接口模块、外扩输入输出接口模块、时钟模块以及下载接口模块的FPGA开发板，使得该FPGA开发板具有丰富的接口，以支持各种功能评估，可为用户提供理想的评估和开发平台，进而解决了FPGA零功耗芯片的特点及应用场景得不到充分利用的弊端。

以上所述实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种FPGA开发板，其特征在于，所述FPGA开发板包括：

FPGA芯片，所述FPGA芯片内嵌有I3C硬核与电源管理模块；

电源模块，与所述FPGA芯片连接，用于向所述FPGA芯片提供工作电压；

I3C接口模块，与所述FPGA芯片连接，用于向所述FPGA芯片中的I3C硬核提供通信接口，以便于用户通过所述I3C接口模块对所述FPGA芯片进行I3C高速串行通信评估；

电源管理接口模块，与所述FPGA芯片连接，用于向所述FPGA芯片中的电源管理模块提供电源管理接口，以便于主设备在所述FPGA芯片中的电源管理模块的作用下，通过所述电源管理接口模块控制从设备进行电源管理；

外扩输入输出接口模块，与所述FPGA芯片连接，用于对所述FPGA芯片进行接口扩展；

时钟模块，与所述FPGA芯片模块连接，用于向所述FPGA芯片提供工作时钟；

下载接口模块，与所述FPGA芯片连接，用于从外部向所述FPGA芯片下载比特流文件。

2.根据权利要求1所述的FPGA开发板，其特征在于，所述FPGA开发板还包括：

电流检测接口模块，与所述FPGA芯片连接，用于对测量所述FPGA芯片的工作电流提供测量接口。

3.根据权利要求1所述的FPGA开发板，其特征在于，所述外扩输入输出接口模块包括：

外扩输入输出接口单元，与所述FPGA芯片连接，用于向所述FPGA芯片提供扩展接口；

低压差分信号接口单元，与所述FPGA芯片连接，用于提供用户对所述FPGA芯片进行差分信号传输评估时的差分信号接口。

4.根据权利要求3所述的FPGA开发板，其特征在于，所述外扩输入输出接口单元为预设间距的十四引脚双排插针。

5.根据权利要求3所述的FPGA开发板，其特征在于，所述低压差分信号接口单元为预设间距的二十引脚双排插针。

6.根据权利要求1所述的FPGA开发板，其特征在于，所述下载接口模块为预设间距的十引脚双排插针。

7.根据权利要求1至6任一项所述的FPGA开发板，其特征在于，所述FPGA开发板还包括：

调试模块，与所述FPGA芯片连接，用于控制FPGA芯片调试时的模式切换和调试结果显示。

8.根据权利要求1至6任一项所述的FPGA开发板，其特征在于，所述电源模块包括：

第一电源单元，与所述FPGA芯片连接，用于向所述FPGA芯片提供第一工作电压；

第二电源单元，与所述FPGA芯片连接，用于向所述FPGA芯片提供第二工作电压。

9.根据权利要求8至所述的FPGA开发板，其特征在于，所述第一电源单元和所述第二电源单元采用型号为TPS7A7001的电源芯片实现。

10.一种电子设备，其特征在于，所述电子设备包括如权利要求1至9任一项所述的FPGA开发板。