CN209151134U - 一种整流脉冲延时电路 - Google Patents

Abstract

本实用新型公开了一种整流脉冲延时电路，包括第一脉冲延时支路和第二脉冲延时支路；所述第一脉冲延时支路的第一端连接脉冲宽度调制器，第二端连接转换电路的原边功率管，所述第二脉冲延时支路的第一端连接所述脉冲宽度调制器，第二端连接所述转换电路的副边功率管；所述第一脉冲延时支路延时处理得到的第一延时信号的前沿超前于所述第二脉冲延时支路延时处理得到的第二延时信号的前沿，所述第一延时信号的后沿滞后于所述第二延时信号的后沿。所述整流脉冲延时信号能够保证所述转换电路的同步整流可靠性。

Description

一种整流脉冲延时电路

技术领域

本实用新型涉及整流技术领域，特别是指一种整流脉冲延时电路。

背景技术

谐振电路(LLC)转换技术可以实现高效的功率转换，在开关电源中得到广泛应用。LLC转换电路中包括原边功率管、副边功率管、谐振电感和谐振电容。控制上，输入原边功率管的脉冲开通关断时间对称互补，副边功率管的开通与关断分别对应原边功率管的开通和关断进行同步整流。

当所述原边功率管的开关频率等于谐振频率时，原边功率管可以实现零电压(ZVS)开通，副边功率管可实现零电流(ZCS)关断，所述谐振频率由所述谐振电感和所述谐振电容共同确定，此时输入电压实现高效的等比例转换。然而，由于谐振电感与谐振电容等器件的参数存在差异，输入的开关脉冲频率与谐振频率存在误差，副边功率管的切换过程需要设定一定的恢复时间，原边功率管与副边功率管在传递上存在隔离等因素差异，使得原边副边通道存在延时差异，导致同步整流存在直通风险。

现有技术中采用专用控制芯片或配合同步整流芯片，对整流脉冲进行调节以保证同步整流的可靠性，但是这种芯片可选种类较少，使用时限制条件很多，不能得到广泛应用。

实用新型内容

有鉴于此，本实用新型的目的在于提出一种能够避免因原边副边通道的延时差异而导致的直通风险，保证同步整流可靠性的延时电路。

基于上述目的本实用新型提供的一种整流脉冲延时电路，包括第一脉冲延时支路和第二脉冲延时支路；

所述第一脉冲延时支路的第一端连接脉冲宽度调制器，第二端连接转换电路的原边功率管，所述第二脉冲延时支路的第一端连接所述脉冲宽度调制器，第二端连接所述转换电路的副边功率管；

所述第一脉冲延时支路处理得到的第一延时信号的前沿超前于所述第二脉冲延时支路处理得到的第二延时信号的前沿，所述第一延时信号的后沿滞后于所述第二延时信号的后沿。

可选的，所述第一脉冲延时支路包括第一电阻和第一电容，所述第一电阻的一端连接所述脉冲宽度调制器，另一端连接所述第一电容和所述原边功率管，所述第一电容的另一端接地。

可选的，所述第二脉冲延时支路包括第二电阻、第二电容和单向导通的晶体管；

所述第二电阻的一端连接所述脉冲宽度调制器，所述第二电阻的另一端连接所述第二电容的一端和所述副边功率管，所述第二电容的另一端接地；

所述晶体管与所述第二电阻并联且导通方向为从所述副边功率管指向所述脉冲宽度调制器。

可选的，所述第二脉冲延时支路还包括第三电阻；

所述晶体管与所述第三电阻串联后再与所述第二电阻并联。

可选的，所述第一脉冲延时支路与所述原边功率管之间、所述第二脉冲延时支路与所述副边功率管之间都设置有驱动芯片。所述驱动芯片分别根据所述第一延时信号和所述第二延时信号的高低电平向相应功率管发送高低电平相对应的驱动脉冲。

从上面所述可以看出，本实用新型提供的通过第一脉冲延时支路和第二脉冲延时支路对整流脉冲进行分别处理并将处理结果发送给转换电路中的原边功率管和副边功率管，确保副边功率管接收到的脉冲后沿不会滞后于原边功率管接收到的脉冲后沿，从而避免了直通风险，保证了同步整流可靠性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种LLC整流电路拓扑图；

图2为本实用新型实施例所提供的整流脉冲延时电路结构示意图；

图3为本实用新型实施例所提供的整流脉冲延时电路拓扑图；

图4为本实用新型实施例所提供的整流脉冲延时电路输出的第一延时信号、第二延时信号与整流脉冲信号波形图；

图5为本实用新型实施例所提供的整流脉冲延时电路中第二延时支路中包括第三电阻的电路拓扑图；

图6为本实用新型实施例所提供的整流脉冲延时电路中第二延时支路中包括第三电阻时输出的第一延时信号、第二延时信号与整流脉冲信号波形图；

图7为本实用新型实施例所提供的整流脉冲延时电路中所述晶体管为三极管时电路拓扑图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

如图1所示，为一种LLC转换电路拓扑。所述LLC转换电路包括原边功率管P1和P2、副边功率管SR1和SR2、谐振电感L_r和谐振电容C_r。所述LLC转换电路的谐振频率由所述谐振电感L_r和谐振电容C_r确定。当所述原边功率管P1和P2与所述副边功率管SR1和SR2的整流脉冲频率等于所述谐振频率时，所述LLC转换电路可以实现对输入电压V_in的高效等比例转换。在控制上，所述整流脉冲为对称互补的信号脉冲，可以有能够产生对称互补的信号脉冲的脉冲宽度调制器提供。

如图2所示，本实用新型的实施例所提供的整流脉冲延时电路包括第一脉冲延时支路1和第二脉冲延时支路2。所述第一脉冲延时支路1的第一端连接脉冲宽度调制器3，第二端连接LLC转换电路的原边功率管4；所述第二脉冲延时支路2的第一端连接所述脉冲宽度调制器3，第二端连接所述LLC转换电路的副边功率管5。

所述脉冲宽度调制器3产生对称互补的脉冲信号作为所述第一脉冲延时支路1和所述第二脉冲延时支路2的输入信号。所述第一脉冲延时支路1对由所述脉冲宽度调制器3输入的对称互补的脉冲信号进行处理得到第一延时信号，所述第二脉冲延时支路2对由所述脉冲宽度调制器3输入的对称互补的脉冲信号进行处理得到第二延时信号；所述第一延时信号的前沿超前于所述第二延时信号的前沿，所述第一延时信号的后沿滞后于所述第二延时信号的后沿。

所述整流脉冲延时电路通过第一延时脉冲支路1和第二脉冲延时支路2对整流脉冲进行分别处理，得到第一延时信号与第二延时信号，并将所述第一延时信号和第二延时信号分别传输给所述原边功率管4和所述副边功率管5，确保所述副边功率管5所接收的脉冲信号的后沿不滞后于所述原边功率管4所接受的脉冲信号的后沿，从而避免了直通风险，保证了同步整流的可靠性。

如图3所示，在本实用新型的一些可选实施例所提供的整流脉冲延时电路中，所述第一脉冲延时支路1包括第一电阻R1和第一电容C1，所述第一电阻R1的一端连接所述脉冲宽度调制器3，另一端连接所述第一电容C1和所述原边功率管4，所述第一电容C1的另一端接地。当所述脉冲宽度调制器3产生的整流脉冲经过由所述第一脉冲延时支路时，会对所述第一电容C1进行充放电，使得输出的所述第一延时信号的前沿相对所述整流脉冲的前沿产生延迟，延迟时间为

其中，V₁₁表示所述第一电容C1最终能达到的电压，即整流脉冲的高电平，V₀₁表示充电过程中所述第一电容C1的初始电压，V_T1表示T1时刻所述第一电容C1的电压，即所述原边功率管4的开通阈值电压。

使得输出的所述第一延时信号的后沿相对所述整流脉冲的后沿产生延迟，延迟时间为

其中，V₁₁’表示所述第一电容C1最终能达到的电压，即整流脉冲的低电平，V₀₁’表示放电过程中所述第一电容C1的初始电压，V_T2表示T2时刻所述第一电容C1的电压，即所述原边功率管4的关断阈值电压。

如图3所示，在本实用新型的一些可选实施例所提供的整流脉冲延时电路中，所述第二脉冲延时支路2包括第二电阻R2、第二电容C2和晶体管，所述晶体管为二极管D1。所述第二电阻R2的一端连接所述脉冲宽度调制器3，所述第二电阻R2的另一端连接所述第二电容C2的一端与所述副边功率管5，所述第二电容C2的另一端接地。所述二极管D1与所述第二电阻R2并联，所述二极管D1的负极连接所述脉冲宽度调制器3，正极连接所述副边功率管5。当所述脉冲宽度调制器3输入高电平时，所述二极管D1断路，此时所述整流脉冲对所述第二电容C2进行充电，当所述脉冲宽度调制器3输入低电平时，所述二极管D1导通，加速所述第二电容C2放电。

所述第二延时信号的前沿相对所述整流脉冲的前沿产生延迟，延迟时间为

其中，V₁₂表示所述第二电容C2最终能达到的电压，即整流脉冲的高电平，V₀₂表示充电过程中所述第二电容C2的初始电压，V_T3表示T3时刻所述第二电容C2的电压，即所述副边功率管3的开通电压。

而所述第二延时信号的后沿相对所述整流脉冲的后沿无延迟。

可选的，所述晶体管还可以为三极管V1。如图7所示，在本实用新型的一些可选实施例所提供的整流脉冲延时电路中，所述第二脉冲延时支路2包括第二电阻R2、第二电容C2和三极管V1。所述第二电阻R2的一端连接所述脉冲宽度调制器3，所述第二电阻R2的另一端连接所述第二电容C2的第一端与所述副边功率管5，所述第二电容C2的第二端接地。所述三极管V1的基极连接所述脉冲宽度调制器3，所述三极管V1的发射极连接所述第二电容C2的第一端与所述副边功率管5，所述三极管V1的集电极连接所述第二电容C2的第二端。

当所述晶体管为三极管V1时，当所述脉冲宽度调制器3输入高电平时，所述三极管V1断路，此时所述整流脉冲对所述第二电容C2进行充电，当所述脉冲宽度调制器3输入低电平时，所述三极管V1导通，加速所述第二电容C2放电。在本实用新型的一些可选实施例所提供的整流脉冲延时电路中，所述第一电容C1与所述第二电容C2相同，所述第一电阻R1的阻值小于所述第二电阻R2的阻值。此时，所述第二延时信号的前沿延迟时间T₃大于所述第一延时信号的前沿延迟时间T₁，所述第二延时信号的后沿无延迟而所述第一延时信号的后沿延迟时间为T₂。

通过改变所述第一电阻R1、所述第一电容C1、所述第二电阻R2与所述第二电容C2的参数，可以改变所述第一延时信号的延迟时间T₁和所述第二延时信号的延迟时间T₂。本领域技术人员应当理解，所述第一电阻、第一电容、第二电阻与第二电容的参数还可以为使得所述第二延时信号的前沿延迟时间T₃大于所述第一延迟信号的前沿延迟时间T₁的其他值。

如图4所示，为上述实施例所提供的整流脉冲延时电路输出的信号与所述整流脉冲信号的波形对比图，从上到下依次为所述整流脉冲波形、所述原边功率管接收到的信号波形即所述第一延时信号波形、所述副边功率管接收到的信号波形即所述第二延时信号波形。

从图4中可以看出，所述第一延时信号的前沿相比所述整流脉冲的前沿延迟t₁，取值为所述第一延时信号的前沿延迟时间T₁，所述第一延时信号的后沿相比所述整流脉冲的后沿延迟t₂，取值为所述第一延时信号的后沿延迟时间T₂；所述第二延时信号的前沿相比所述整流脉冲的前沿延迟t₃，取值为所述第二延时信号的前沿延迟时间T₃，而所述第二延时信号的后沿相比所述整理脉冲的后沿无延迟。所述第二延时信号的前沿相比所述整流脉冲前沿的延迟时间t₃大于所述第一延时信号的前沿相比所述整流脉冲前沿的延迟时间t₁。当如图4所示的所述第一延时信号与所述第二延时信号分别传输至所述原边功率管与所述副边功率管时，不会存在直通风险，能够保证同步整流的可靠性。

如图5所示，在本实用新型的一些可选实施例所提供的整流脉冲延时电路中，所述第二延时支路2还包括第三电阻R3，所述第三电阻R3与所述晶体管串联之后再与所述第二电阻R2并联，所述晶体管的导通方向为从所述副边功率管5指向所述脉冲宽度调制器3。所述第二电阻R2的一端连接所述脉冲宽度调制器3，所述第二电阻R2的另一端连接所述第二电容C2的一端与所述副边功率管5，所述第二电容C2的另一端接地。当所述脉冲宽度调制器3输入高电平时，所述二极管D1断路，此时所述整流脉冲对所述第二电容C2充电，当所述脉冲宽度调制器3输入低电平时，所述二极管D1导通，所述第二电容C2放电。可选的所述晶体管为二极管D1。

所述第二延时信号的前沿相对所述整流脉冲的前沿产生延迟，延迟时间为

所述第二延时信号的后沿相对所述整流脉冲的后沿产生延迟，延迟时间为

其中，V₁₂’表示所述第二电容C2最终能达到的电压，即整流脉冲的低电平，V₀₂’表示放电过程中所述第二电容C2的初始电压，V_T3表示T3时刻所述第二电容C2的电压，即所述副边功率管5的关断电压。

在本实用新型的一些可选实施例所提供的整流脉冲延时电路中，所述第一电容C1与所述第二电容C2相同，所述第一电阻R1的阻值小于所述第二电阻R2的阻值，所述第一电阻R1的阻值大于所述第三电阻R3的阻值。此时，所述第二延时信号的前沿延迟时间T₃大于所述第一延时信号的前沿延迟时间T₁，所述第二延时信号的后沿延迟时间T₄小于所述第一延时信号延迟时间T₂。

通过改变所述第一电阻R1、所述第一电容C1、所述第二电阻R2、所述第三电阻R3与所述第二电容C2的参数，可以改变所述第一延时信号的前沿延迟时间T₁、所述第一延时信号的后沿延迟时间T₂、所述第二延时信号的前沿延迟时间T₃和所述第二延时信号的后沿延迟时间T₄。本领域技术人员应当理解，所述第一电阻、第一电容、第二电阻、第三电阻与第二电容的参数还可以为使得所述第二延时信号的前沿延迟时间T₃大于所述第一延时信号的前沿延迟时间T₁，所述第二延时信号的后沿延迟时间T₄小于所述第一延时信号的后沿延迟时间T₂的其他值。

如图6所示，为当本实用新型的一些可选实施例所提供的整流脉冲延时电路中所述第二延时支路2包括所述第三电阻R3时，所述整流脉冲延时电路输出的信号与所述整流脉冲信号的波形对比图，从上到下依次为所述整流脉冲波形、所述原边功率管接收到的信号波形即所述第一延时信号波形、所述副边功率管接收到的信号波形即所述第二延时信号波形。

从图6可以看出，所述第一延时信号的前沿相比所述整流脉冲的前沿延迟t₁，取值为所述第一延时信号的前沿延迟时间T₁，所述第一延时信号的后沿相比所述整流脉冲的后沿延迟t₂，取值为所述第一延时信号的后沿延迟时间T₂；所述第二延时信号的前沿相比所述整流脉冲的前沿延迟t₃，取值为所述第二延时信号的前沿延迟时间T₃，所述第二延时信号的后沿相比所述整流脉冲的后沿延迟t₄，取值为所述第二延时信号的后沿延迟时间T₄。所述第二延时信号的前沿相比所述整流脉冲前沿的延迟时间t₃大于所述第一延时信号的前沿相比所述整流脉冲前沿的延迟时间t₁。所述第二延时信号的后沿相比所述整流脉冲后沿的延迟时间t₄小于所述第一延时信号的后沿相比所述整流脉冲后沿的延迟时间t₂。当如图6所示的所述第一延时信号与所述第二延时信号分别传输至所述原边功率管与所述副边功率管时，不会存在直通风险，能够保证同步整流的可靠性。

本实用新型的实施例提供的整流脉冲延时电路对同一脉冲宽度调制器产生的信号进行不同处理，使得输入所述原边功率管和所述副边功率管的脉冲信号存在差异，从而保证了同步整流的可靠性。同时，所述延时电路实现简单，相比专用的控制芯片同步整流芯片，使用限制条件少，适用于多种电路情形，可以得到广泛的应用。

在本实用新型的一些可选实施例所提供的整流脉冲延时电路中，所述第一脉冲延时支路与所述原边功率管之间、所述第二脉冲延时支路与所述副边功率管之间都设置有驱动芯片。所述驱动芯片根据所述第一脉冲延时支路或第二脉冲延时支路的输出脉冲的高低电平向相应功率管发送高低电平相对应的驱动脉冲。

本实用新型的实施例所提供的整流脉冲延时电路还可以应用在其他的需要对输入脉冲进行差别延时处理的整流电路如正激、反激、半桥拓扑电路的同步整流电路中，这对本领域技术人员来说是显而易见的。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本实用新型的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本实用新型的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本实用新型的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种整流脉冲延时电路，其特征在于，包括第一脉冲延时支路和第二脉冲延时支路；

所述第一脉冲延时支路的第一端连接脉冲宽度调制器，第二端连接转换电路的原边功率管，所述第二脉冲延时支路的第一端连接所述脉冲宽度调制器，第二端连接所述转换电路的副边功率管；

其中，所述第一脉冲延时支路延时处理得到的第一延时信号的前沿超前于所述第二脉冲延时支路延时处理得到的第二延时信号的前沿，所述第一延时信号的后沿滞后于所述第二延时信号的后沿。

2.根据权利要求1所述的延时电路，其特征在于，所述第一脉冲延时支路包括第一电阻和第一电容；

所述第一电阻的一端连接所述脉冲宽度调制器，另一端连接所述第一电容的一端和所述原边功率管，所述第一电容的另一端接地。

3.根据权利要求1所述的延时电路，其特征在于，所述第二脉冲延时支路包括第二电阻、第二电容和单向导通的晶体管；

所述第二电阻的一端连接所述脉冲宽度调制器，所述第二电阻的另一端连接所述第二电容的一端和所述副边功率管，所述第二电容的另一端接地；

所述晶体管与所述第二电阻并联且导通方向为从所述副边功率管指向所述脉冲宽度调制器。

4.根据权利要求3所述的延时电路，其特征在于，所述第二脉冲延时支路还包括第三电阻；

所述晶体管与所述第三电阻串联后再与所述第二电阻并联。

5.根据权利要求1所述的延时电路，其特征在于，所述第一脉冲延时支路与所述原边功率管之间、所述第二脉冲延时支路与所述副边功率管之间都设置有驱动芯片。