CN209056501U - 能提高加工良率的igbt器件 - Google Patents
能提高加工良率的igbt器件 Download PDFInfo
- Publication number
- CN209056501U CN209056501U CN201822209965.8U CN201822209965U CN209056501U CN 209056501 U CN209056501 U CN 209056501U CN 201822209965 U CN201822209965 U CN 201822209965U CN 209056501 U CN209056501 U CN 209056501U
- Authority
- CN
- China
- Prior art keywords
- emitter
- conduction type
- region
- trench
- igbt device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及一种能提高加工良率的IGBT器件,其包括半导体基板以及元胞区,半导体基板包括第一导电类型漂移区以第二导电类型基区;元胞区包括若干呈并联分布的元胞;发射极多晶硅包括发射极第一多晶硅体以及发射极第二多晶硅体,发射极第一多晶硅体填充在发射极沟槽内,发射极第二多晶硅体位于发射极沟槽的槽口上方,发射极第二多晶硅体的宽度大于发射极第一多晶硅体的宽度,发射极金属层能直接与发射极第二多晶硅体欧姆接触或与发射极第二多晶硅体的侧壁接触,从而能实现发射极金属层与发射极多晶硅的欧姆接触,避免了现有工艺难度较大的制作工艺,降低了IGBT器件的加工难度,提高了IGBT器件的可加工能力,提高了IGBT器件的加工良率。
Description
技术领域
本实用新型涉及一种IGBT器件,尤其是一种能提高加工良率的IGBT器件,属于IGBT器件的技术领域。
背景技术
IGBT是功率半导体器件中具有代表性的一类器件,因其同时具有高耐压、低导通压降、易驱动、开关速度快等优点,在开关电源、变频调速、逆变器等许多功率领域有重要的应用。
随着IGBT技术的发展,沟槽栅IGBT器件逐渐成为主流。为了提高沟槽栅IGBT器件导通时发射极附近的载流子浓度,沟槽栅的密度越来越大,器件的寄生输入电容增大,严重影响了IGBT器件的整体性能。通过将器件中部分沟槽栅通过接触孔与发射极金属层相连,可以有效降低IGBT器件的寄生输入电容,缓解了沟槽栅密度增大导致输入电容增大的问题,提升了器件的整体性能。
由于沟槽栅的宽度较窄,在沟槽栅上设置接触孔与发射极金属层相连对半导体加工精度要求很高,主要涉及到的接触孔开孔、接触孔与槽栅的对准以及发射极金属的填充工序均需要很高的加工精度,目前国内的加工设备很难保证产品的实现,以及产品量产后的良率。
发明内容
本实用新型的目的是克服现有技术中存在的不足,提供一种能提高加工良率的IGBT器件,其结构紧凑,能降低IGBT器件的加工难度,提高IGBT器件的可加工能力,提高加工良率,安全可靠。
按照本实用新型提供的技术方案,所述能提高加工良率的IGBT器件,包括半导体基板以及位于所述半导体基板中心的元胞区,所述半导体基板包括第一导电类型漂移区以及位于所述第一导电类型漂移区内上部的第二导电类型基区;元胞区包括若干呈并联分布的元胞;
每个元胞内包括两个相邻的元胞沟槽以及位于所述两相邻元胞沟槽之间的发射极沟槽,元胞沟槽、发射极沟槽均位于第二导电类型基区内,且元胞沟槽的槽底以及发射极沟槽的槽底均位于第二导电类型基区下方的第一导电类型漂移区内;
在所述IGBT器件的截面上,还包括与发射极沟槽适配连接的发射极多晶硅,所述发射极多晶硅包括填充于发射极沟槽内的发射极第一多晶硅体以及位于所述发射极沟槽槽口外的发射极第二多晶硅体,发射极第二多晶硅体与发射极第一多晶硅体连接,且发射极第二多晶硅体的宽度大于发射极第一多晶硅体的宽度;发射极第一多晶硅体通过发射极氧化层与发射极沟槽的侧壁绝缘隔离,且发射极第二多晶硅体通过发射极氧化层与下方的第二导电类型基区绝缘隔离;
在所述第二导电类型基区的上方设置发射极金属层,所述发射极金属层与发射极多晶硅以及第二导电类型基区欧姆接触。
在所述IGBT器件的截面上,在元胞沟槽内填充有栅极多晶硅,所述栅极多晶硅通过覆盖元胞沟槽侧壁以及底壁上的绝缘栅氧化层与元胞沟槽的侧壁以及底壁绝缘隔离,发射极金属层通过覆盖元胞沟槽槽口的绝缘介质层与栅极多晶硅绝缘隔离;
在相邻元胞沟槽相对应的外侧壁上设置元胞沟槽第一导电类型发射区,所述元胞沟槽第一导电类型发射区与邻近元胞沟槽的外侧壁接触,且元胞沟槽第一导电类型发射区与发射极金属层欧姆接触。
在所述发射极沟槽外侧壁上方设置发射极沟槽第一导电类型发射区,所述发射极沟槽第一导电类型发射区与邻近发射极沟槽相应的外侧壁接触;发射极沟槽第一导电类型发射区与正上方的发射极第二多晶硅体对应,发射极第二多晶硅体通过发射极氧化层与发射极沟槽第一导电类型发射区绝缘隔离,发射极金属层与发射极沟槽第一导电类型发射区欧姆接触。
在所述IGBT器件的截面上,元胞沟槽的外侧壁与发射极金属层之间的横向距离不小于0.5μm。
所述发射极第二多晶硅体的侧壁侧壁为垂直面、斜面或弧形面。
在所述绝缘介质层还覆盖于发射极第二多晶硅体上,所述绝缘介质层为氧化硅层或氮化硅层,绝缘介质层的厚度为
发射极金属层的厚度为
在所述第一导电类型漂移区的背面设置第二导电类型集电区,在所述第二导电类型集电区上上还设置集电极金属层,所述集电极金属层与第二导电类型集电区欧姆接触。
所述元胞沟槽在半导体基板内的深度与发射极沟槽在半导体基板内的深度相一致。
所述半导体基板的材料包括硅。
所述“第一导电类型”和“第二导电类型”两者中,对于N型功率IGBT器件,第一导电类型指N型,第二导电类型为P型;对于P型功率IGBT器件,第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。
本实用新型的优点:发射极多晶硅包括发射极第一多晶硅体以及发射极第二多晶硅体,发射极第一多晶硅体填充在发射极沟槽内,发射极第二多晶硅体位于发射极沟槽的槽口上方,发射极第二多晶硅体的宽度大于发射极第一多晶硅体的宽度,发射极金属层能直接与发射极第二多晶硅体欧姆接触或与发射极第二多晶硅体的侧壁接触,从而能实现发射极金属层与发射极多晶硅的欧姆接触,避免了现有工艺难度较大的制作工艺,降低了IGBT器件的加工难度,提高了IGBT器件的可加工能力,提高了IGBT器件的加工良率。
附图说明
图1为本实用新型的一种实施结构示意图。
图2为本实用新型的第二种实施结构示意图。
图3为本实用新型的第三种实施结构示意图。
附图标记说明:1-栅极多晶硅、2-绝缘栅氧化层、3-发射极金属层、4-发射极多晶硅、5-绝缘介质层、6-发射极氧化层、7-P型基区、8-元胞沟槽N+发射区、9-N型漂移区、10-P+集电区、11-集电极金属层、12-发射极沟槽N+发射区、13-元胞沟槽、14-发射极沟槽、15-发射极第二多晶硅体以及16-发射极第二多晶硅体。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
如图1所示:为了能降低IGBT器件的加工难度,提高IGBT器件的可加工能力,提高加工良率,以N型IGBT器件为例,本实用新型包括半导体基板以及位于所述半导体基板中心的元胞区,所述半导体基板包括N型漂移区9以及位于所述N型漂移区9内上部的P型基区7;元胞区包括若干呈并联分布的元胞;
每个元胞内包括两个相邻的元胞沟槽13以及位于所述两相邻元胞沟槽13之间的发射极沟槽14,元胞沟槽13、发射极沟槽14均位于P型基区7内,且元胞沟槽13的槽底以及发射极沟槽14的槽底均位于P型基区7下方的N型漂移区9内;
在所述IGBT器件的截面上,还包括与发射极沟槽14适配连接的发射极多晶硅4,所述发射极多晶硅4包括填充于发射极沟槽14内的发射极第一多晶硅体16以及位于所述发射极沟槽14槽口外的发射极第二多晶硅体15,发射极第二多晶硅体15与发射极第一多晶硅体16连接,且发射极第二多晶硅体15的宽度大于发射极第一多晶硅体16的宽度;发射极第一多晶硅体16通过发射极氧化层6与发射极沟槽14的侧壁绝缘隔离,且发射极第二多晶硅体15通过发射极氧化层6与下方的P型基区7绝缘隔离;
在所述P型基区7的上方设置发射极金属层3,所述发射极金属层3与发射极多晶硅4以及P型基区7欧姆接触。
具体地,半导体基板的材料包括硅,当然,半导体基板还可以采用其他的材料,此处不再赘述。元胞区位于半导体基板的中心区,一般地,在元胞区的外圈还设置终端区域,利用终端区域能对元胞区进行保护,元胞区、终端区域之间的具体配合关系为本技术领域人员所熟知,此处不再赘述。
P型基区7设置在N型漂移区9内,P型基区7的厚度远小于N型漂移区9的厚度。元胞区内的元胞采用并联呈一体,元胞区内的元胞采用沟槽结构,每个元胞包括两个相邻的元胞沟槽13以及位于元胞沟槽13之间的发射极沟槽14,元胞沟槽13、发射极沟槽14的槽口与N型漂移区9的上表面对齐,元胞沟槽13、发射极沟槽14的槽底位于P型基区7下方的N型漂移区9内,元胞沟槽13、发射极沟槽14的上部贯穿P型基区7。具体实施时,所述元胞沟槽13在半导体基板内的深度与发射极沟槽14在半导体基板内的深度相一致,当然,发射极沟槽14的深度与元胞沟槽13的深度也可以不同,具体可以根据需要进行选择,此处不再赘述。当元胞沟槽13与发射极沟槽14具有相同的深度时,元胞沟槽13与发射极沟槽14可以为同一工艺步骤层。
在IGBT器件的截面上,发射极多晶硅4为常用的导电多晶硅,发射极第二多晶硅体15的宽度大于发射极第一多晶硅体16,即发射极第二多晶硅体15与发射极第一多晶硅体16之间呈T型,发射极第二多晶硅体15位于发射极沟槽14槽口的上方,发射极金属层3通过与发射极第二多晶硅体15欧姆接触,能实现发射极金属3与发射极多晶硅4的欧姆接触,从而可以使得IGBT器件中发射极多晶硅4与发射极金属层3之间的电连接,避免了现有工艺难度较大的制作工艺,降低了IGBT器件的加工难度,提高了IGBT器件的可加工能力,提高了IGBT器件的加工良率。
位于发射极沟槽14内的发射极氧化层6覆盖发射极沟槽14的侧壁以及底壁,从而发射极第一多晶硅体16通过发射极氧化层6与发射极沟槽14的侧壁以及底壁绝缘隔离,也能实现发射极第一多晶硅体16与N型漂移区9以及P型基区7之间的绝缘隔离。发射极第二多晶硅体15通过位于发射极沟槽14槽口外的发射极氧化层6与P型基区7绝缘隔离,位于发射极沟槽14槽口外的发射极氧化层6与位于发射极沟槽14内的发射极氧化层6可以为同一工艺制造层。
进一步地,在所述IGBT器件的截面上,在元胞沟槽13内填充有栅极多晶硅1,所述栅极多晶硅1通过覆盖元胞沟槽13侧壁以及底壁上的绝缘栅氧化层2与元胞沟槽13的侧壁以及底壁绝缘隔离,发射极金属层3通过覆盖元胞沟槽13槽口的绝缘介质层5与栅极多晶硅1绝缘隔离;
在相邻元胞沟槽13相对应的外侧壁上设置元胞沟槽N+发射区8,所述元胞沟槽N+发射区8与邻近元胞沟槽13的外侧壁接触,且元胞沟槽N+发射区8与发射极金属层3欧姆接触。
本实用新型实施例中,栅极多晶硅1为导电多晶硅,栅极多晶硅1填充在元胞沟槽13内,栅极多晶硅1的深度不大于元胞沟槽13的深度,栅极多晶硅1通过覆盖元胞沟槽13侧壁以及底壁的绝缘栅氧化层2与元胞沟槽13的侧壁以及底壁绝缘隔离,栅极多晶硅1通过绝缘介质层5与发射极金属层3绝缘隔离。绝缘栅氧化层2以及发射极氧化层6一般为为二氧化硅层。
元胞沟槽N+发射区8位于相邻元胞沟槽13相邻外侧壁的上方,且元胞沟槽N+发射区8与相邻的元胞沟槽13外侧壁接触。发射极金属层3与P型基区7欧姆接触时,发射极金属层3与元胞沟槽N+发射区8也欧姆接触。在所述IGBT器件的截面上,覆盖元胞沟槽13槽口的绝缘介质层5的宽度大于元胞沟槽13槽口的宽度,绝缘介质层5还覆盖在元胞沟槽N+发射区8上。
进一步地,在所述发射极沟槽14外侧壁上方设置发射极沟槽N+发射区12,所述发射极沟槽N+发射区12与邻近发射极沟槽14相应的外侧壁接触;发射极沟槽N+发射区12与正上方的发射极第二多晶硅体15对应,发射极第二多晶硅体15通过发射极氧化层6与发射极沟槽N+发射区12绝缘隔离,发射极金属层3与发射极沟槽N+发射区12欧姆接触。
本实用新型实施例中,在发射极沟槽14外侧壁上方设置发射极沟槽N+发射区12,所述发射极沟槽N+发射区12与元胞沟槽N+发射区8可以为同一工艺制造层。发射极沟槽N+发射区12与发射极沟槽14的外侧壁接触,且与发射极金属层3欧姆接触。当发射极沟槽14外侧壁与发射极沟槽N+发射区12接触时,发射极第二多晶硅体15通过发射极氧化层6与发射极沟槽N+发射区12绝缘隔离。发射极沟槽N+发射区12、元胞沟槽N+发射区8均位于P型基区7内。
进一步地,在所述绝缘介质层5还覆盖于发射极第二多晶硅体15上,所述绝缘介质层5为氧化硅层或氮化硅层,绝缘介质层5的厚度为
本实用新型实施例中,当绝缘介质层5覆盖在发射极第二多晶硅体15上且对发射极第二多晶硅体15的上端面进行全覆盖,发射极金属层3可以与发射极第二多晶硅体15的侧壁接触,如图2所示。当然,也可以设置贯通绝缘介质层5的接触孔,发射极金属层3穿过接触孔后与发射极第二多晶硅体15的上端面以及侧面欧姆接触,如图3所示。如图3所示,部分绝缘介质层5还与发射极沟槽N+发射区8接触。
具体实施时,发射极金属层3的厚度为所述发射极第二多晶硅体15的侧壁侧壁为垂直面、斜面或弧形面。发射极第二多晶硅体15侧壁的形状可以根据需要进行选择,此处不再赘述。
进一步地,在所述IGBT器件的截面上,元胞沟槽13的外侧壁与发射极金属层3之间的横向距离不小于0.5μm。
本实用新型实施例中,发射极金属层3与P型基区7欧姆接触,元胞沟槽13外侧壁与发射极金属层3之间的横向距离即为元胞沟槽13的外侧壁与发射极金属层3与P型基区7接触部分之间的距离。
进一步地,在所述N型漂移区9的背面设置P+集电区10,在所述P+集电区10上还设置集电极金属层11,所述集电极金属层11与P+集电区10欧姆接触。
本实用新型实施例中,P+集电区10覆盖N型漂移区9的背面,发射极金属层3位于N型漂移区9的正面,集电极金属层11与P+集电区10欧姆接触,从而能形成IGBT器件的集电极。此外,通过发射极金属层3能形成IGBT器件的发射极,通过与栅极多晶硅1欧姆接触的栅极金属层能形成IGBT器件的栅电极,具体形成栅电极的过程为本技术领域人员所熟知,此处不再赘述。
Claims (10)
1.一种能提高加工良率的IGBT器件,包括半导体基板以及位于所述半导体基板中心的元胞区,所述半导体基板包括第一导电类型漂移区以及位于所述第一导电类型漂移区内上部的第二导电类型基区;元胞区包括若干呈并联分布的元胞;其特征是:
每个元胞内包括两个相邻的元胞沟槽以及位于所述两相邻元胞沟槽之间的发射极沟槽,元胞沟槽、发射极沟槽均位于第二导电类型基区内,且元胞沟槽的槽底以及发射极沟槽的槽底均位于第二导电类型基区下方的第一导电类型漂移区内;
在所述IGBT器件的截面上,还包括与发射极沟槽适配连接的发射极多晶硅,所述发射极多晶硅包括填充于发射极沟槽内的发射极第一多晶硅体以及位于所述发射极沟槽槽口外的发射极第二多晶硅体,发射极第二多晶硅体与发射极第一多晶硅体连接,且发射极第二多晶硅体的宽度大于发射极第一多晶硅体的宽度;发射极第一多晶硅体通过发射极氧化层与发射极沟槽的侧壁绝缘隔离,且发射极第二多晶硅体通过发射极氧化层与下方的第二导电类型基区绝缘隔离;
在所述第二导电类型基区的上方设置发射极金属层,所述发射极金属层与发射极多晶硅以及第二导电类型基区欧姆接触。
2.根据权利要求1所述的能提高加工良率的IGBT器件,其特征是:在所述IGBT器件的截面上,在元胞沟槽内填充有栅极多晶硅,所述栅极多晶硅通过覆盖元胞沟槽侧壁以及底壁上的绝缘栅氧化层与元胞沟槽的侧壁以及底壁绝缘隔离,发射极金属层通过覆盖元胞沟槽槽口的绝缘介质层与栅极多晶硅绝缘隔离;
在相邻元胞沟槽相对应的外侧壁上设置元胞沟槽第一导电类型发射区,所述元胞沟槽第一导电类型发射区与邻近元胞沟槽的外侧壁接触,且元胞沟槽第一导电类型发射区与发射极金属层欧姆接触。
3.根据权利要求2所述的能提高加工良率的IGBT器件,其特征是:在所述发射极沟槽外侧壁上方设置发射极沟槽第一导电类型发射区,所述发射极沟槽第一导电类型发射区与邻近发射极沟槽相应的外侧壁接触;发射极沟槽第一导电类型发射区与正上方的发射极第二多晶硅体对应,发射极第二多晶硅体通过发射极氧化层与发射极沟槽第一导电类型发射区绝缘隔离,发射极金属层与发射极沟槽第一导电类型发射区欧姆接触。
4.根据权利要求1所述的能提高加工良率的IGBT器件,其特征是:在所述IGBT器件的截面上,元胞沟槽的外侧壁与发射极金属层之间的横向距离不小于0.5μm。
5.根据权利要求1所述的能提高加工良率的IGBT器件,其特征是:所述发射极第二多晶硅体的侧壁侧壁为垂直面、斜面或弧形面。
6.根据权利要求2所述的能提高加工良率的IGBT器件,其特征是:在所述绝缘介质层还覆盖于发射极第二多晶硅体上,所述绝缘介质层为氧化硅层或氮化硅层,绝缘介质层的厚度为
7.根据权利要求1所述的能提高加工良率的IGBT器件,其特征是:发射极金属层的厚度为
8.根据权利要求1所述的能提高加工良率的IGBT器件,其特征是:在所述第一导电类型漂移区的背面设置第二导电类型集电区,在所述第二导电类型集电区上上还设置集电极金属层,所述集电极金属层与第二导电类型集电区欧姆接触。
9.根据权利要求1所述的能提高加工良率的IGBT器件,其特征是:所述元胞沟槽在半导体基板内的深度与发射极沟槽在半导体基板内的深度相一致。
10.根据权利要求1所述的能提高加工良率的IGBT器件,其特征是:所述半导体基板的材料包括硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822209965.8U CN209056501U (zh) | 2018-12-26 | 2018-12-26 | 能提高加工良率的igbt器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201822209965.8U CN209056501U (zh) | 2018-12-26 | 2018-12-26 | 能提高加工良率的igbt器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209056501U true CN209056501U (zh) | 2019-07-02 |
Family
ID=67055401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201822209965.8U Active CN209056501U (zh) | 2018-12-26 | 2018-12-26 | 能提高加工良率的igbt器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209056501U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109473475A (zh) * | 2018-12-26 | 2019-03-15 | 江苏中科君芯科技有限公司 | 能提高加工良率的igbt器件 |
-
2018
- 2018-12-26 CN CN201822209965.8U patent/CN209056501U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109473475A (zh) * | 2018-12-26 | 2019-03-15 | 江苏中科君芯科技有限公司 | 能提高加工良率的igbt器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106653836A (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
CN105932042A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
CN209183552U (zh) | 一种复合栅双极型晶体管器件 | |
CN107170816B (zh) | 一种横向绝缘栅双极型晶体管 | |
CN105633139B (zh) | 具有载流子存储结构的igbt器件及其制造方法 | |
CN109037337A (zh) | 一种功率半导体器件及制造方法 | |
CN105047700B (zh) | 一种轻穿通igbt器件的制备方法 | |
CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
CN110379852A (zh) | 能降低米勒电容的沟槽型igbt器件 | |
CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
CN110444586A (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
CN105789288B (zh) | 具有集成栅源电容的igbt器件 | |
CN109473475A (zh) | 能提高加工良率的igbt器件 | |
CN209056501U (zh) | 能提高加工良率的igbt器件 | |
CN208580747U (zh) | 栅极双箝位的igbt器件 | |
CN109065620B (zh) | 一种具有低米勒电容的igbt器件 | |
CN108899363A (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
CN109801911A (zh) | 一种混合元胞型集成igbt器件 | |
CN111129129A (zh) | 陪栅浮空型沟槽栅igbt芯片 | |
CN109148572A (zh) | 一种反向阻断型fs-gbt | |
CN117747648A (zh) | 半导体装置 | |
CN205621738U (zh) | 具有集成栅源电容的rc igbt器件 | |
CN117316769A (zh) | 一种自对准的碳化硅mosfet器件及其制备方法 | |
CN113257905A (zh) | Igbt器件 | |
CN208570614U (zh) | 一种绝缘栅双极型半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |