CN208861273U - 多路并联寄存器及应用其的数据运算单元、芯片、算力板和计算设备 - Google Patents
多路并联寄存器及应用其的数据运算单元、芯片、算力板和计算设备 Download PDFInfo
- Publication number
- CN208861273U CN208861273U CN201820987783.0U CN201820987783U CN208861273U CN 208861273 U CN208861273 U CN 208861273U CN 201820987783 U CN201820987783 U CN 201820987783U CN 208861273 U CN208861273 U CN 208861273U
- Authority
- CN
- China
- Prior art keywords
- data
- clock signal
- nmos transistor
- channel parallel
- parallel register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004364 calculation method Methods 0.000 title claims abstract description 22
- 239000013078 crystal Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 4
- 230000003139 buffering effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 21
- 230000005540 biological transmission Effects 0.000 description 19
- 230000003071 parasitic effect Effects 0.000 description 14
- 230000005611 electricity Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型提供一种多路并联寄存器及应用其的数据运算单元、芯片、算力板和计算设备。多路并联寄存器包括多个输入端，用于输入数据；一时钟控制端，用于输入时钟信号；多个输出端，用于输出数据；多个动态D触发器，所述多个动态D触发器并联连接，用于在时钟信号控制下锁存和/或读出所述数据；一时钟缓冲器，用于将所述时钟控制端输入的时钟信号缓冲之后向所述多个动态D触发器提供时钟信号。可以简化后端布局布线流程，降低设计难度，提高性能，增加实用性。
Description
技术领域
本实用新型涉及一种受时钟控制的存储器件，尤其涉及一种在计算设备中应用的多路并联寄存器。
背景技术
虚拟货币(如比特币、以太币)是一种P2P形式的数字货币，自2009年比特币系统推出以来就受到了广泛关注。该系统是基于区块链构建分布式共享总账，从而保证系统运行的安全、可靠以及去中心化。
在哈希运算和工作量证明上，比特币是基于计算得到的唯一正确的哈希值，来证明工作量从而获得记账打包区块权，因此获得奖励，这就是工作量证明(Pow)。
目前除了暴力计算外，还没有有效的算法进行哈希运算。比特币挖矿开始于CPU或者GPU这种低成本的硬件，不过随着比特币的流行，挖矿的过程出现较大变化。如今，挖矿活动转移到现场可编程门阵列(FPGA)或专用芯片 (ASIC)上来，这种FPGA或ASIC挖矿模式的挖矿效率非常高。
D触发器应用非常广泛，可用做数字信号的寄存，移位寄存，分频和波形发生器等。D触发器具有数据(Data)和时钟(CLK)两个输入，具有一个输出(Q)，可将数据写入到D触发器中或从其中读取数据。
CN1883116A公开了一种如图1所示的正反馈D触发器电路106，包括模拟开关300、反相器302、模拟开关304、反相器306、反相器308、模拟开关 310、反相器312、以及模拟开关314。模拟开关300、304、310以及314是使用P通道/N通道晶体管的模拟开关，通过与CK同相位的CKP以及与CK反相位的CKN进行开关动作。反相器302、306、反相器308以及312是CMOS反相器。由此可以看出，一个传统的D触发器基本上需要16个PMOS/NMOS 晶体管，所占面积较大。
对于新一代用于挖掘虚拟数字货币的计算设备而言，挖矿过程就是进行大量重复性的逻辑计算流水线，这就需要若干个D触发器进行存储数据。这样在需要大量D触发器的计算设备中，就会导致芯片面积增大、运算速度变慢、漏电不好控制的缺点。
CN1883116A还公开了一种如图2所示的动态D触发器电路102，动态D 触发器电路102包括第1模拟开关200、第1反相器202、第2模拟开关204、以及第2反相器206。动态D触发器电路102通过第1模拟开关200与第2模拟开关204的模拟开关、以及第1反相器202与第2反相器206的门电容及布线电容等寄生电容，构成采样保持电路。
由上述动态D触发器构成的寄存器，存在模拟开关不易控制、存取速度慢的问题。
实用新型内容
本实用新型所要解决的技术问题是提供一种用于计算设备的多路并联寄存器，可以有效降低设计难度，减小芯片面积，降低功耗、实现时钟同步。
为了实现上述目的，本实用新型提供了一种多路并联寄存器，包括：
多个输入端，用于输入数据；
一时钟控制端，用于输入时钟信号；
多个输出端，用于输出数据；
一时钟缓冲器，用于将所述时钟控制端输入的时钟信号缓冲之后向所述多个动态D触发器提供时钟信号；
多个动态D触发器，所述多个动态D触发器并联连接在所述多个输入端和所述多个输出端之间，用于在时钟信号控制下锁存和/或读出所述数据，每一所述多个动态D触发器包括一第一锁存单元，一第二锁存单元以及一输出驱动单元；
其中，所述第二锁存单元在所述时钟信号控制下通过单一器件实现高电平、低电平和高阻三种状态的输出；所述第一锁存单元采用延迟单元，和/或所述时钟缓冲器采用超低阈值单元。
上述的多路并联寄存器，其中，所述第二锁存单元为三态反相器。
上述的多路并联寄存器，其中，所述时钟缓冲器包括多个级联的缓冲单元。
上述的多路并联寄存器，其中，所述三态反相器进一步包括第一PMOS 晶体管、第二PMOS晶体管、第一NMOS晶体管以及第二NMOS晶体管，所述第一PMOS晶体管、所述第二PMOS晶体管、所述第一NMOS晶体管以及所述第二NMOS晶体管依次串接在电源、地之间。
上述的多路并联寄存器，其中，所述第一PMOS晶体管、所述第二NMOS 晶体管根据时钟信号进行开关控制，第一PMOS晶体管和第二NMOS晶体管的时钟信号反相。
上述的多路并联寄存器，其中，所述第二PMOS晶体管与所述第一NMOS 晶体管根据时钟信号进行开关控制，所述第二PMOS晶体管和所述第一NMOS 晶体管的时钟信号反相。
使用本实用新型的多路并联寄存器，可以减小近30％的芯片面积，从而降低芯片的生产成本，增加产品竞争力。可以简化后端布局布线设计流程，降低设计难度，提高性能，增加实用性。
为了更好地实现上述目的，本实用新型还提供了一种数据运算单元，包括互联连接的控制电路、运算电路、多个多路并联寄存器，所述多个多路并联寄存器为串联和/或并联连接；其中，所述多个多路并联寄存器为上述任意一种所述的多路并联寄存器。
为了更好地实现上述目的，本实用新型还提供了一种芯片，其采用上述任意一种数据运算单元。
为了更好地实现上述目的，本实用新型还提供了一种用于计算设备的算力板，其采用上述任意一种芯片。
为了更好地实现上述目的，本实用新型还提供了一种计算设备，包括电源板、控制板、连接板、散热器以及多个算力板，所述控制板通过所述连接板与所述算力板连接，所述散热器设置在所述算力板的周围，所述电源板用于向所述连接板、所述控制板、所述散热器以及所述算力板提供电源，其中，所述算力板为上述的任意一种所述算力板。
本实用新型的有益功效在于：能够更好地节约芯片面积，降低生产成本，进一步降低计算设备的功耗。
以下结合附图和具体实施例对本实用新型进行详细描述，但不作为对本实用新型的限定。
在说明书及后续的权利要求当中使用了某些词汇来指称特定组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。
在通篇说明书及后续的权利要求当中所提及的“包括”和“包含”为一开放式的用语，故应解释成“包含但不限定于”。以外，“连接”一词在此为包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。
附图说明
图1为现有正反馈D触发器示意图；
图2为现有动态D触发器示意图；
图3为本实用新型多路并联寄存器示意图；
图4A为本实用新型一实施例动态D触发器电路示意图；
图4B为本实用新型另一实施例动态D触发器电路示意图；
图5A为本实用新型动态D触发器写数据时的等效电路图；
图5B为本实用新型动态D触发器数据保持状态下的等效电路图；
图6为本实用新型动态D触发器时序图；
图7为本实用新型数据运算单元示意图；
图8为本实用新型芯片示意图；
图9为本实用新型算力板示意图；
图10为本实用新型计算设备示意图。
其中，附图标记：
100：寄生电容 106：正反馈D触发器电路
200，204，300，304，310，314：模拟开关：
400：多路并联寄存器 102，401，500，600：动态D触发器
402：时钟缓冲器 501，601：传输门
502，602：三态反相器
202，206，302，306，308，312，503，603：反相器
506，510，511：PMOS晶体管 507，512，513：NMOS晶体管
508，509，514，515：栅极端 550，551，650，651：节点
D[n]，504：输入端 Q[n]，505：输出端
CLK，CLKN，CLKP、时钟信号
具体实施方式
下面结合附图对本实用新型的结构原理和工作原理作具体的描述：
图3为本实用新型多路并联寄存器示意图。参照图3所示，多路并联寄存器400由多路并联连接的动态D触发器401、时钟缓冲器402、多路输入端 D[n:0]、多路输出端Q[n：0]所构成。每一路由一个动态D触发器401组成，每一动态D触发器401包括一输入端D[n]、一输出端Q[n]，时钟缓冲器402接收外部时钟信号CLK，并将时钟信号CLK缓冲之后向每一动态D触发器提供时钟信号CLKP、CLKN。
实施例一：
图4A为本实用新型一实施例动态D触发器的电路示意图。
如图4A所示，其中，动态D触发器500的第一锁存单元为传输门501，传输门501采用PMOS晶体管506与NMOS晶体管507并联连接，并在时钟信号的控制下组成模拟开关。其中，传输门501的一端连接动态D触发器500 的输入端504，PMOS晶体管506的栅极端508受时钟信号CLKP的控制， NMOS晶体管507的栅极端509受与CLKP相位相反的时钟信号CLKN的控制。当CLKP为高电平时，CLKN为低电平，传输门501的PMOS晶体管506 及NMOS晶体管507均不导通，传输门501关闭，输入端504的数据不能被传送到传输门501的另一端，即传输门501另一端的第一节点550处的数据被锁存，保持在原来的状态；当CLKP为低电平时，CLKN为高电平，传输门 501的PMOS晶体管506及NMOS晶体管507导通，传输门501开启，输入端504的数据通过传输门501传送到传输门501的另一端，第一节点550处的数据被改写成与输入端504数据相同的数据。
如图4A所示，其中，动态D触发器500的第二锁存单元为三态反相器 502，三态反相器502包括PMOS晶体管510、511以及NMOS晶体管512、 513。PMOS晶体管511和NMOS晶体管512的栅极连接在一起，形成三态反相器502的输入端。PMOS晶体管510的源极连接到电源VDD，NMOS晶体管513的源极连接到地GND。PMOS晶体管511和NMOS晶体管512的漏极连接在一起，形成三态反相器502的输出端。PMOS晶体管511的源极连接到 PMOS晶体管510的漏极，NMOS晶体管512的源极连接到NMOS晶体管513 的漏极。
PMOS晶体管510的栅极端514受时钟信号CLKN的控制，NMOS晶体管513的栅极端515受时钟信号CLKP的控制，作为三态反相器502的时钟控制端。
当CLKP为低电平时，CLKN为高电平，PMOS晶体管510与NMOS晶体管513均为不导通状态，三态反相器502呈高阻状态，第一节点550处的数据不能通过三态反相器502，第二节点551处的数据被锁存，保持原来的状态，起到数据寄存的作用。
当CLKP为高电平时，CLKN为低电平，PMOS晶体管510与NMOS晶体管513均为导通状态，三态反相器502起到将其输入端数据反相的作用，即将第一节点550处的数据进行反相，并输出到第二节点551，改写第二节点551 处的数据。
如图4A所示，其中，输出驱动单元为反相器503，将从三态反相器502 接收的数据再次反相，以形成与动态D触发器的输入端504的数据相同相位的数据，并将数据通过输出端505将数据输出。同时，输出驱动单元还能够提高数据的驱动能力。
实施例二：
如图4B所示，其中，动态D触发器600的第一锁存单元为传输门601，传输门601采用PMOS晶体管606与NMOS晶体管607并联连接，并在时钟信号的控制下组成模拟开关。其中，传输门601的一端连接动态D触发器600 的输入端604，PMOS晶体管606的栅极端608受时钟信号CLKP的控制， NMOS晶体管607的栅极端609受与CLKP相位相反的时钟信号CLKN的控制。当CLKP为高电平时，CLKN为低电平，传输门601的PMOS晶体管606 及NMOS晶体管607均不导通，传输门关闭，输入端604的数据不能被传送到传输门601的另一端，第一节点650处的数据被锁存，保持在原来的状态；当CLKP为低电平时，CLKN为高电平，传输门601的PMOS晶体管606及 NMOS晶体管607导通，传输门601开启，输入端604的数据通过传输门601 输出到另一端，第一节点650处的数据被改写成与输入端604的数据相同的数据。
如图4B所示，其中，动态D触发器600的第二锁存单元为三态反相器 602，三态反相器602包括PMOS晶体管610、611以及NMOS晶体管612、 613。PMOS晶体管610和NMOS晶体管613的栅极连接在一起，形成三态反相器602的输入端。PMOS晶体管610的源极连接到电源VDD，NMOS晶体管613的源极连接到地GND。PMOS晶体管611和NMOS晶体管612的漏极连接在一起，形成三态反相器602的输出端。PMOS晶体管611的源极连接到 PMOS晶体管610的漏极，NMOS晶体管612的源极连接到NMOS晶体管613 的漏极。
PMOS晶体管611的栅极端614受时钟信号CLKN的控制，NMOS晶体管612的栅极端615受时钟信号CLKP的控制，作为三态反相器602的时钟控制端。
当CLKP为低电平时，CLKN为高电平，PMOS晶体管611与NMOS晶体管612均为不导通状态，三态反相器602呈高阻状态，第一节点650处的数据不能通过三态反相器602，第二节点651处的数据被锁存，保持原来的状态，起到数据寄存的作用。
当CLKP为高电平时，CLKN为低电平，PMOS晶体管611与NMOS晶体管612均为导通状态，三态反相器602起到将其输入端数据反相的作用，即将第一节点650处的数据进行反相，并输出到第二节点651，改写第二节点651 处的数据。
如图4B所示，其中，输出驱动单元为反相器603，将从三态反相器602 接收的数据再次反相，以形成与动态D触发器的输入端604的数据相同相位的数据，并将数据通过输出端605将数据输出。同时，输出驱动单元能够提高数据的驱动能力。
以下对本实用新型动态D触发器的工作原理进行具体说明。
图5A为本实用新型动态D触发器写数据时的等效电路图，图5B为本实用新型动态D触发器数据保持状态下的等效电路图。
结合图4A、图4B以及图5A所示，当CLKP为高电平、CLKN为低电平时，三态反相器502、602受时钟控制的晶体管导通，从传输门501、601传送过来的数据写入寄生电容100中。当输入数据为“0”时，三态反相器502、602 的PMOS晶体管510、511、610、611均为导通状态，形成上拉通路，对寄生电容100进行充电，第二节点551、651变为高电平，数据变为“1”；当输入数据为“1”时，三态反相器502、602的NMOS晶体管512、513、612、613均为导通状态，形成下拉通路，使得寄生电容100进行放电，第二节点551、651 变为低电平，数据变为“0”。
如图5B所示，当寄生电容100被充电之后，如果三态反相器502、602 在时钟信号的控制下处于高阻状态，则寄生电容100不会被进一步充电，第二节点551、651处的数据处于保持状态。另外一方面，由于NMOS晶体管512、 513、612、613漏电流的影响，寄生电容100上的电荷会逐渐被漏电，第二节点551、651上的高电平在一定时间长度之后将会反转成低电平，寄生电容100 中寄存的数据就会由“1”变为“0”，最终导致数据产生错误。
假设寄生电容100上产生的电荷为Q，寄生电容100的电容值为C，寄生电容极板两端的电压为V，则
Q＝C*V。
如果漏电流为Ileakage，则漏电时间t为
t＝Q/Ileakage＝C*V/Ileakage。
在现有生产工艺下，寄生电容100存储的数据大约能够保持5ns左右。也就是说，如果对寄生电容存储的数据在保持数据期间进行周期性更新，则不会出现数据错误的情况。现有的计算设备的工作频率一般都为500MHz以上，远远超过所需要的数据更新频率，使得本实用新型的动态D触发器能够在计算设备中得以运用。
图6为本实用新型动态D触发器时序图。如图6所示，当CLKP为低电平、CLKN为高电平时，第一锁存单元导通，输入端D的数据通过第一锁存单元，第二锁存单元不导通，动态D触发器的输出保持原来的状态。当CLKP 上升沿来临时，CLKP跳变为高电平、CLKN跳变为低电平时，第一锁存单元不导通，切断输入端D的数据输入，第二锁存单元导通，将保持的输入端D 的数据通过输出端Q进行输出。由此可见，本实用新型的动态D触发器输出端的状态变化发生在时钟信号CLKP的上升沿来临时，在CLKP为高电平、 CLKN为低电平时，输出状态保持不变。
本实用新型还提供一种数据运算单元，图7为本实用新型数据运算单元示意图。如图7所示，数据运算单元700包括控制电路701、运算电路702以及多个动态D触发器500、600。控制电路701对动态D触发器500、600中的数据进行刷新并从动态D触发器500、600中读取数据，运算电路702对读取的数据进行运算，再由控制电路701将运算结果输出。
本实用新型还提供一种芯片，图8为本实用新型芯片示意图。如图8所示，芯片800包括控制单元801，以及一个或多个数据运算单元700。控制单元801 向数据运算单元700输入数据并将数据运算单元700输出的数据进行处理。
本实用新型还提供一种算力板，图9为本实用新型算力板示意图。如图9 所示，每一个算力板900上包括一个或多个芯片800，对矿池下发的工作数据进行哈希运算。
本实用新型还提供一种计算设备，所述计算设备优选用于挖掘虚拟数字货币的运算，当然所述计算设备也可以用于其他任何海量运算，图10为本实用新型计算设备示意图。如图10所示，每一个计算设备1000包括连接板1001、控制板1002、散热器1003、电源板1004，以及一个或多个算力板900。控制板1002通过连接板1001与算力板900连接，散热器1003设置在算力板900 的周围。电源板1004用于向所述连接板1001、控制板1002、散热器1003以及算力板900提供电源。
需要说明的是，在本实用新型的描述中，术语“横向”、“纵向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，并不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
尽管本实用新型的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本实用新型的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本实用新型并不限于特定的细节和这里示出与描述的图例。
换言之，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。
Claims (10)
1.一种多路并联寄存器，其特征在于，包括：
多个输入端，用于输入数据；
一时钟控制端，用于输入时钟信号；
多个输出端，用于输出数据；
一时钟缓冲器，用于将所述时钟控制端输入的时钟信号缓冲之后向多个动态D触发器提供时钟信号；
所述多个动态D触发器并联连接在所述多个输入端和所述多个输出端之间，用于在时钟信号控制下锁存和/或读出所述数据，每一所述多个动态D触发器包括一第一锁存单元，一第二锁存单元以及一输出驱动单元；
其中，所述第二锁存单元在所述时钟信号控制下通过单一器件实现高电平、低电平和高阻三种状态的输出。
2.如权利要求1所述的多路并联寄存器，其特征在于：所述第二锁存单元为三态反相器。
3.如权利要求2所述的多路并联寄存器，其特征在于：所述时钟缓冲器包括多个级联的缓冲单元。
4.如权利要求3所述的多路并联寄存器，其特征在于：所述三态反相器进一步包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管以及第二NMOS晶体管，所述第一PMOS晶体管、所述第二PMOS晶体管、所述第一NMOS晶体管以及所述第二NMOS晶体管依次串接在电源、地之间。
5.如权利要求4所述的多路并联寄存器，其特征在于：所述第一PMOS晶体管、所述第二NMOS晶体管根据时钟信号进行开关控制，第一PMOS晶体管和第二NMOS晶体管的时钟信号反相。
6.如权利要求4所述的多路并联寄存器，其特征在于：所述第二PMOS晶体管与所述第一NMOS晶体管根据时钟信号进行开关控制，所述第二PMOS晶体管和所述第一NMOS晶体管的时钟信号反相。
7.一种数据运算单元，包括互联连接的控制电路、运算电路、多个多路并联寄存器，所述多个多路并联寄存器为串联和/或并联连接；其特征在于：所述多个多路并联寄存器为权利要求1-6中任意一种所述的多路并联寄存器。
8.一种芯片，其特征在于，包括权利要求7中所述的任意一种数据运算单元。
9.一种用于计算设备的算力板，其特征在于，包括多个权利要求8中所述的任意一种所述芯片。
10.一种计算设备，包括电源板、控制板、连接板、散热器以及多个算力板，所述控制板通过所述连接板与所述算力板连接，所述散热器设置在所述算力板的周围，所述电源板用于向所述连接板、所述控制板、所述散热器以及所述算力板提供电源，其特征在于：所述算力板为权利要求9中所述的任意一种所述算力板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820987783.0U CN208861273U (zh) | 2018-06-25 | 2018-06-25 | 多路并联寄存器及应用其的数据运算单元、芯片、算力板和计算设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820987783.0U CN208861273U (zh) | 2018-06-25 | 2018-06-25 | 多路并联寄存器及应用其的数据运算单元、芯片、算力板和计算设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208861273U true CN208861273U (zh) | 2019-05-14 |
Family
ID=66412084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820987783.0U Active CN208861273U (zh) | 2018-06-25 | 2018-06-25 | 多路并联寄存器及应用其的数据运算单元、芯片、算力板和计算设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208861273U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020001167A1 (zh) * | 2018-06-25 | 2020-01-02 | 北京嘉楠捷思信息技术有限公司 | 动态d触发器、数据运算单元、芯片、算力板及计算设备 |
| WO2021244113A1 (zh) * | 2020-06-04 | 2021-12-09 | 深圳比特微电子科技有限公司 | 时钟电路、计算芯片、算力板和数据处理设备 |
-
2018
- 2018-06-25 CN CN201820987783.0U patent/CN208861273U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020001167A1 (zh) * | 2018-06-25 | 2020-01-02 | 北京嘉楠捷思信息技术有限公司 | 动态d触发器、数据运算单元、芯片、算力板及计算设备 |
| US11251781B2 (en) | 2018-06-25 | 2022-02-15 | Canaan Creative Co., Ltd. | Dynamic D flip-flop, data operation unit, chip, hash board and computing device |
| WO2021244113A1 (zh) * | 2020-06-04 | 2021-12-09 | 深圳比特微电子科技有限公司 | 时钟电路、计算芯片、算力板和数据处理设备 |
| TWI783425B (zh) * | 2020-06-04 | 2022-11-11 | 大陸商深圳比特微電子科技有限公司 | 時鐘電路、計算晶片、算力板和資料處理設備 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208608968U (zh) | 正反馈动态d触发器及应用其的数据运算单元、芯片、算力板和计算设备 | |
| CN110311655A (zh) | 免保持动态d触发器、数据处理单元、芯片、算力板及计算设备 | |
| CN208608969U (zh) | 低漏电流动态d触发器及应用其的数据运算单元、芯片、算力板和计算设备 | |
| CN208861273U (zh) | 多路并联寄存器及应用其的数据运算单元、芯片、算力板和计算设备 | |
| CN214154471U (zh) | 动态d触发器、寄存器、芯片和执行比特币挖矿的装置 | |
| CN104333351B (zh) | 一种带复位结构的高速主从型d触发器 | |
| US20220116027A1 (en) | Dynamic d flip-flop, data operation unit, chip, hash board and computing device | |
| CN102708816A (zh) | 移位寄存器、栅极驱动装置和显示装置 | |
| CN110635783A (zh) | 正反馈动态d触发器 | |
| CN111562808A (zh) | 时钟电路系统、计算芯片、算力板和数字货币挖矿机 | |
| CN212160484U (zh) | 时钟电路系统、计算芯片、算力板和数字货币挖矿机 | |
| CN107154236A (zh) | 移位寄存器单元及其驱动方法、扫描驱动电路和显示装置 | |
| Rauchenecker et al. | Exploiting reversible logic design for implementing adiabatic circuits | |
| CN208608967U (zh) | 免保持动态d触发器及应用其的数据运算单元、芯片、算力板和计算设备 | |
| CN208608970U (zh) | 动态d触发器及应用其的数据运算单元、芯片、算力板和计算设备 | |
| CN110633104A (zh) | 多路并联寄存器 | |
| CN115133910A (zh) | 动态d触发器、数据运算单元、芯片、算力板及计算设备 | |
| CN115118253A (zh) | 动态锁存器、动态d触发器、数据运算单元、芯片、算力板及计算设备 | |
| CN110635784A (zh) | 免保持动态d触发器 | |
| US20230396242A1 (en) | Dynamic d flip-flop, register, chip, and data processing apparatus | |
| Calayir et al. | Fully-digital oscillatory associative memories enabled by non-volatile logic | |
| CN104184456A (zh) | 用于io接口的低频多相位差分时钟树型高速低功耗串行器 | |
| CN110635786A (zh) | 动态d触发器 | |
| CN210745099U (zh) | 免保持动态d触发器、数据运算单元、芯片、算力板及计算设备 | |
| Lee et al. | Emergence of universal global behavior from reversible local transitions in asynchronous systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |