CN208739100U - 一种sar adc电容阵列的共模电压校正电路 - Google Patents

Abstract

本实用新型属于集成电路技术领域，涉及一种SAR ADC电容阵列的共模电压校正电路，包括差分电容阵列、共模电压校正电路、比较器及SAR控制逻辑电路，所述差分电容阵列的上极板接比较器的输入端，所述SAR控制逻辑电路输出的控制信号接入差分电容阵列的下级板，同时接入共模电压校正电路的输入端，所述共模电压校正电路的输出端接比较器的输入端；本实用新型通过引入共模电压校正电路，使SAR ADC在比较过程中共模电压始终保持在V _ref/2附近，解决了由于共模电压漂移而引起的SAR ADC线性度失真的问题。

Description

一种SAR ADC电容阵列的共模电压校正电路

技术领域

本实用新型属于集成电路技术领域，尤其涉及一种SAR ADC电容阵列的共模电压校正电路。

背景技术

逐次逼近型模数转换器(SAR ADC)是一种中高精度、低转换速率的超低功耗模数转换器。SAR ADC主要包括采样保持电路、比较器、数模转换器(DAC)模块和控制逻辑等模块。相比较于其他结构的模数转换器(ADC)，SAR ADC具有结构简单、面积小、功耗低等优点，因而广泛应用在便携式、医疗等设备中。

在SAR ADC的电路中，由于传统电荷再分配SAR ADC的电容阵列电容值呈指数递增，DAC模块消耗的功耗在SAR ADC电路整体功耗占有相当大的比重。近年来，对DAC电容阵列功耗优化做了很多研究，主要分为共模电压下降和共模电压升高的两种开关策略。共模电压下降的开关策略是单调开关切换策略，可以在不引入额外的参考基准的情况下降低DAC电容阵列的功耗；但是其共模电压在转换过程中是单边切换，因此逐渐降低至0V，造成了后续的比较器需要在很低的共模电压下工作，增加了电路设计的难度。因此，共模电压下降的策略不利于降低DAC功耗和电路复杂度。共模电压升高的开关策略由于在前两次比较过程中都不存开关功耗，且它的DAC模块中电容阵列的能量利用率很高，非常适合低功耗电路的应用。但是，共模电压升高的开关策略在采样阶段最高位电容的下极板接地，第一次比较之后，最高位电容下极板连接的开关向高电平切换，导致前几次的比较过程中共模电压大于V_ref/2，从而引起比较器输入端共模电压的失调。

因此在共模电压较正方面有很大的研究空间。本发明提出一种共模电平校正电路，可以校正逐次逼近型模数转换器中共模电压升高的开关策略的共模电压，减小由于共模电压失真引起的SAR ADC的线性失真。

发明内容

本实用新型的目的是：克服现有共模电压升高的开关策略中比较器输入端共模电压的失调问题，提出一种SAR ADC电容阵列的共模电压校正电路及其校正方法，使SAR ADC在比较过程中共模电压始终保持在V_ref/2附近，从而解决由于共模电压漂移而引起的ADC线性度失真的问题。

为实现以上技术目的，本实用新型的技术方案是：一种SAR ADC电容阵列的共模电压校正电路，其特征在于：包括差分电容阵列、共模电压校正电路、比较器及SAR控制逻辑电路，所述差分电容阵列的上极板接比较器的输入端，所述SAR控制逻辑电路输出的控制信号接入差分电容阵列的下级板，同时接入共模电压校正电路的输入端，所述共模电压校正电路的输出端接比较器的输入端。

进一步地，所述差分电容阵列包括P端电容阵列和N端电容阵列。

进一步地，所述P端电容阵列包括相互并联的电容C_1P、C_2P、C_3P……C_(n-1)P，且电容C_1P、C_2P、C_3P……C_(n-1)P的上极板连接比较器的正输入端VP，所述比较器的正输入端VP通过开关K_P接采样输入端V_IP，电容C_1P、C_2P、C_3P……C_(n-1)P的下极板分别接SAR控制逻辑电路输出的控制信号KP₁、KP₂、KP₃……KP_(n-1)；所述N端电容阵列包括相互并联的电容C_1N、C_2N、C_3N……C_(n-1)N，且电容C_1N、C_2N、C_3N……C_(n-1)N的上极板连接比较器的负输入端VN，所述比较器的负输入端VN通过开关K_N接采样输入端V_IN，电容C_1N、C_2N、C_3N……C_(n-1)N的下极板分别接SAR控制逻辑电路输出的控制信号KN₁、KN₂、KN₃……KN_(n-1)。

进一步地，所述P端电容阵列和N端电容阵列由二进制电容阵列构成，所述电容C_iP＝C_iN＝2C_(i+1)P＝2C_(i+1)N，C_(n-2)P＝C_(n-2)N＝C_(n-1)P＝C_(n-1)N＝C，i＝1～n-2，n大于等于4；其中n为SAR ADC电容阵列的位数，C为电容的最小单位。

进一步地，所述共模电压校正电路包括相互并联的三组的共模修正电容，第一组共模修正电容包括串联的电容C_P1、电容C_N1及或非门，所述或非门的输入端接SAR控制逻辑电路输出的控制信号KP₁、KN₁端，所述或非门的输出端接电容C_P1、电容C_N1的下极板，所述电容C_P1、电容C_N1的上极板分别接比较器的正输入端VP、负输入端VN；第二组共模修正电容包括串联的电容C_P2、电容C_N2及异或门，所述异或门的输入端接SAR控制逻辑电路输出的控制信号KP₂、KN₂端，所述异或门的输出端接电容C_P2、电容C_N2的下极板，所述电容C_P2、电容C_N2的上极板分别接比较器的正输入端VP、负输入端VN；第三组共模修正电容包括串联的电容C_P3、电容C_N3及异或门，所述异或门的输入端接SAR控制逻辑电路输出的控制信号KP₃、KN₃端，所述异或门的输出端接电容C_P3、电容C_N3的下极板，所述电容C_P3、电容C_N3的上极板分别接比较器的正输入端VP、负输入端VN。

进一步地，所述电容C_P1＝C_2P＝2C_P2＝4C_P3，电容C_N1＝C_2N＝2C_N2＝4C_N3。

为了进一步实现以上技术目的，本实用新型还提出一种SAR ADC电容阵列的共模电压校正电路的校正方法，其特征在于，包括如下步骤：

步骤一.采样阶段：开关K_P、K_N闭合，所述SAR控制逻辑电路输出的控制信号KP₁和KN₁为低电平，控制信号KP₂、KP₃……KP_(n-1)及KN₂、KN₃……KN_(n-1)为高电平；SAR控制逻辑电路输出的低电平控制信号KP₁和KN₁经过第一组共模修正电容的或非门运算输出高电平，共模修正电容C_P1和电容C_N1充电，比较器输入端的电压发生变化；P端电容阵列的上极板连接采样输入端V_IP进行采样，所述N端电容阵列的上极板连接采样输入端V_IN进行采样；

步骤二.第一次比较阶段：采样结束后，所述开关K_P、K_N断开；若VP端电压大于VN端电压，则最高位MSB位置1，SAR控制逻辑电路输出控制信号KP₁端为低电平，KN₁端为高电平；若VN端电压大于VP端电压，则最高位MSB位置0，SAR控制逻辑电路输出控制信号KP₁端为高电平，KN₁端为低电平；此时，SAR控制逻辑电路输出的控制信号KP₁和KN₁经过第一组共模修正电容的或非门运算输出低电平，比较器输入端的电压发生变化，ΔVP₁表示VP端在第一次比较后最终变化的电压值，如公式(1)：

ΔVN₁表示VN端在第一次比较后变化的电压值，如公式(2)：

比较器输入端共模电压的变化为ΔVP₁+ΔVN₁，如公式(3)：

ΔVP₁+ΔVN₁＝0 (3)

其中V_ref代表参考电压，数值与电源电压相同，B₁代表MSB逻辑值。

步骤三.第二次比较阶段：若VP端电压大于VN端电压，则MSB-1位置1，SAR控制逻辑电路输出控制信号KP₂端为低电平，KN₂端为高电平；若VN端电压大于VP端电压，则MSB-1位置0，SAR控制逻辑电路输出控制信号KP₂端为高电平，KN₂端为低电平；此时，SAR控制逻辑电路输出的控制信号KP₂和KN₂经过第二组共模修正电容的异或门运算输出高电平，共模修正电容C_P2和C_N2开始充电，比较器输入端的电压发生变化，ΔVP₂表示VP端在第二次比较后变化的电压值，如公式(4)：

ΔVN₂表示VN端在第一次比较后变化的电压值，如公式(5)：

比较器输入端共模电压的变化为ΔVP₂+ΔVN₂，如公式(6)：

ΔVP₂+ΔVN₂＝0 (6)

其中V_ref代表参考电压，数值与电源电压相同，B₂代表MSB-1的逻辑值。

步骤四.第三次比较阶段：若VP端电压大于VN端电压，则MSB-2位置1，SAR控制逻辑电路输出控制信号KP₃端为低电平，KN₃端为高电平；若VN端电压大于VP端电压，则MSB-2位置0，SAR控制逻辑电路输出控制信号KP₃端为高电平，KP₃端为低电平；此时，SAR控制逻辑电路输出的控制信号KP₃和KN₃经过第三组共模修正电容的异或门运算输出高电平，共模修正电容C_P3和C_N3开始充电，比较器输入端的电压发生变化，ΔVP₃表示VP端在第三次比较后变化的电压值，如公式(7)：

ΔVN₃表示VN端在第一次比较后变化的电压值，如公式(8)：

比较器正负输入端共模电压的变化为ΔVP₃+ΔVN₃，如公式(9)；

ΔVP₃+ΔVN₃＝0 (9)

其中V_ref代表参考电压，数值与电源电压相同，B₃代表MSB-2的逻辑值。

进一步地，通过共模电压校正电路的修正，所述比较器正负输入端共模电压的变化电压值ΔVP+ΔVN始终为0V，共模电压(VP+VN)/2的值始终保持不变。

与现有技术相比，本实用新型具有以下优点：

本实用新型通过引入共模校正电路，对高三位采样电容引入共模修正电容，使SAR控制逻辑电路输出的控制信号通过逻辑运算连接在共模修正电容的下极板，这样可抬升或拉低比较器输入端的共模电压，使SAR ADC电容阵列在比较过程中共模电压始终保持在V_ref/2附近，从而改善现有的低功耗共模电压升高的开关策略在比较过程中共模电压过大的情况，进而解决了由于共模电压漂移而引起的ADC线性度失真的问题。

附图说明

图1为本实用新型电路原理示意图。

图2为本实用新型实施例1的5-bit SAR ADC转换过程共模电压修正示意图。

图3为图2的共模电路修正过程的A分支部分示意图。

图4为图2的共模电路修正过程的B分支部分示意图。

图5为现有的无共模电压修正电路的共模电压变化示意图。

图6为本实用新型提出的共模修正电路的共模电压变化示意图。

附图标记说明：1—P端电容阵列；2—N端电容阵列；3—共模电压校正电路；4—比较器；5—SAR控制逻辑电路。

具体实施方式

下面结合具体附图和实施例对本实用新型作进一步说明，以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。

如图1所示，为n位SAR ADC电容阵列的共模电压校正电路，包括差分电容阵列、共模电压校正电路3、比较器4及SAR控制逻辑电路5，所述差分电容阵列的上极板接比较器4的输入端，所述SAR控制逻辑电路5输出的控制信号接入差分电容阵列的下级板，同时接入共模电压校正电路3的输入端，所述共模电压校正电路3的输出端接比较器4的输入端；所述差分电容阵列包括P端电容阵列1和N端电容阵列2。

所述P端电容阵列1包括相互并联的电容C_1P、C_2P、C_3P……C_(n-1)P，且电容C_1P、C_2P、C_3P……C_(n-1)P的上极板连接比较器4的正输入端VP，所述比较器4的正输入端VP通过开关K_P接采样输入端V_IP，电容C_1P、C_2P、C_3P……C_(n-1)P的下极板分别接SAR控制逻辑电路5输出的控制信号KP₁、KP₂、KP₃……KP_(n-1)；

所述N端电容阵列2包括相互并联的电容C_1N、C_2N、C_3N……C_(n-1)N，且电容C_1N、C_2N、C_3N……C_(n-1)N的上极板连接比较器4的负输入端VN，所述比较器4的负输入端VN通过开关K_N接采样输入端V_IN，电容C_1N、C_2N、C_3N……C_(n-1)N的下极板分别接SAR控制逻辑电路5输出的控制信号KN₁、KN₂、KN₃……KN_(n-1)。所述P端电容阵列1和N端电容阵列2均由二进制电容阵列构成，所述电容C_iP＝C_iN＝2C_(i+1)P＝2C_(i+1)N，C_(n-2)P＝C_(n-2)N＝C_(n-1)P＝C_(n-1)N＝C，i＝1～n-2，n大于等于4；其中n为SAR ADC电容阵列的位数，C为电容的最小单位。

所述共模电压校正电路3包括相互并联的三组的共模修正电容，第一组共模修正电容包括串联的电容C_P1、电容C_N1及或非门，所述或非门的输入端接SAR控制逻辑电路5输出的控制信号KP₁、KN₁端，所述或非门的输出端接电容C_P1、电容C_N1的下极板，所述电容C_P1、电容C_N1的上极板分别接比较器4的正输入端VP、负输入端VN；第二组共模修正电容包括串联的电容C_P2、电容C_N2及异或门，所述异或门的输入端接SAR控制逻辑电路5输出的控制信号KP₂、KN₂端，所述异或门的输出端接电容C_P2、电容C_N2的下极板，所述电容C_P2、电容C_N2的上极板分别接比较器4的正输入端VP、负输入端VN；第三组共模修正电容包括串联的电容C_P3、电容C_N3及异或门，所述异或门的输入端接SAR控制逻辑电路5输出的控制信号KP₃、KN₃端，所述异或门的输出端接电容C_P3、电容C_N3的下极板，所述电容C_P3、电容C_N3的上极板分别接比较器4的正输入端VP、负输入端VN；所述电容C_P1＝C_2P＝2C_P2＝4C_P3，电容C_N1＝C_2N＝2C_N2＝4C_N3。

如图2所示，实施例1以5位共模电压升高的开关策略的SAR ADC的共模电压修正为例进行说明，由于5位SAR ADC的最高位电容为4C，最小单位电容为C，因此仅需要对前两次比较的共模电压进行修正；

本实施例中P端电容阵列1包括相互并联的电容C_1P、C_2P、C_3P和C_4P，电容C_1P、C_2P、C_3P和C_4P的上极板均与比较器4的正输入端VP连接，下级板分别与SAR控制逻辑电路5输出的控制信号KP₁、KP₂、KP₃和KP₄，电容4C＝C_1P＝2C_2P＝4C_3P＝4C_4P；

N端电容阵列2包括相互并联的电容C_1N、C_2N、C_3N和C_4N，电容C_1N、C_2N、C_3N和C_4N的上极板均与比较器4的负输入端VN连接，下级板分别与SAR控制逻辑电路5输出的控制信号KN₁、KN₂、KN₃和KN₄，电容4C＝C_1N＝2C_2N＝4C_3N＝4C_4N；

共模电压校正电路3包括相互并联的两组的共模修正电容，第一组共模修正电容包括串联的电容C_P1、电容C_N1及或非门，所述或非门的输入端接SAR控制逻辑电路5输出的控制信号KP₁、KN₁端，所述或非门的输出端接电容C_P1、电容C_N1的下极板，所述电容C_P1、电容C_N1的上极板分别接比较器4的正输入端VP、负输入端VN；第二组共模修正电容包括串联的电容C_P2、电容C_N2及异或门，所述异或门的输入端接SAR控制逻辑电路5输出的控制信号KP₂、KN₂端，所述异或门的输出端接电容C_P2、电容C_N2的下极板，所述电容C_P2、电容C_N2的上极板分别接比较器4的正输入端VP、负输入端VN，所述电容2C＝C_P1＝2C_P2，电容2C＝C_N1＝2C_N2。

一种5位SAR ADC电容阵列的共模电压校正电路的校正方法，包括如下步骤：

如图2所示，在采样阶段：所述开关K_P、K_N闭合，SAR控制逻辑电路5输出KP₁为低电平，KP₂、KP₃、KP₄为高电平，KN₁为低电平，KN₂、KN₃、KN₄为高电平，且KP₁、KP₂、KP₃、KP₄分别接入P端电容阵列1的C_1P、C_2P、C_3P、C_4P的下级板，KN₁、KN₂、KN₃和KN₄分别接入N端电容阵列2的下级板；此时，SAR控制逻辑电路5输出的低电平控制信号KP₁和KN₁经过共模校正电路3中第一组共模修正电容的或非门运算输出高电平，共模修正电容C_P1和电容C_N1充电，比较器4输入端的电压发生变化；这时，所述P端电容阵列1的上极板通过开关K_P连接采样输入端V_IP(即比较器4输入端VP)进行采样，所述N端电容阵列2的上极板通过开关K_N连接采样输入V_IN(即比较器4输入端VN)进行采样；

第一次比较阶段：采样结束后，所述开关K_P、K_N断开；采样得到的信号VP 1、VN 1直接进行第一次比较，得到最高位MSB。

如图3的A分支所示，若VP 1端电压大于VN 1端电压，则MSB位置1，SAR控制逻辑电路5输出控制信号KP₁端为低电平，KN₁端为高电平，在此过程中VN 1端的电压升高1/3V_ref，此时KP₁、KN₁经过或非门输出低电平，比较器4输入端的电压VP 1、VN 1又会同时降低1/6V_ref的电压值；ΔVP₁表示VP端在第一次比较后最终变化的电压值，如公式(1)：

ΔVN₁表示VN端在第一次比较后变化的电压值，如公式(2)：

比较器4输入端共模电压的变化为ΔVP₁+ΔVN₁，如公式(3)：

ΔVP₁+ΔVN₁＝0 (3)

其中V_ref代表参考电压，数值与电源电压相同，B₁代表MSB逻辑值为1。

根据公式(1)，(2)最终得到，比较器4正输入端VP 1的电压值降低1/6V_ref，比较器负输入端VN 1的电压值升高1/6V_ref。因此，在第一次比较过程中比较器4正负输入端共模电压的变化为0，共模电压(VP 1+VN 1)/2保持在V_ref/2附近。

如图4中B分支所示，若VN 1端电压大于VP 1端电压，则MSB位置0，SAR控制逻辑电路5输出KP₁端为高电平，KN₁端为低，在此过程中VP 1端的电压升高1/3V_ref，此时KP₁、KN₁经过或非门输出低电平，比较器4输入端的电压VP 1、VN 1又会同时降低1/6V_ref电压值；ΔVP₁表示VP端在第一次比较后最终变化的电压值，如公式(1)：

ΔVN₁表示VN端在第一次比较后变化的电压值，如公式(2)：

比较器4输入端共模电压的变化为ΔVP₁+ΔVN₁，如公式(3)：

ΔVP₁+ΔVN₁＝0 (3)

其中V_ref代表参考电压，数值与电源电压相同，B₁代表MSB逻辑值为0。

根据公式(1)，(2)最终得到，比较器4正输入端VP 1的电压值升高1/6V_ref，比较器4负输入端VN 1的电压值降低1/6V_ref；因此，在第一次比较过程中比较器4正负输入端共模电压的变化为0V，共模电压(VP 1+VN 1)/2保持在V_ref/2附近。

第二次比较阶段，比较VP 2与VN 2两端电压得到次高位MSB-1，根据第一次的比较结果分为两种情况：

若第一次比较结果为1(如图3中A分支所示)，此时分为两种情况：

①如图3中C分支所示，若VP 2端电压大于VN 2端电压，则MSB-1位置1；SAR控制逻辑电路5输出KP₂为低电平，KN₂为高电平，在此过程中VP 2端的电压降低1/6V_ref；此时KP₂、KN₂经过异或门输出高电平，共模修正电容C_P2、C_N2进行充电，比较器4输入端的电压VP 2、VN2又会同时升高1/12V_ref电压值

比较器4输入端的电压发生变化，ΔVP₂表示VP端在第二次比较后变化的电压值，如公式(4)：

ΔVN₂表示VN端在第一次比较后变化的电压值，如公式(5)：

比较器4输入端共模电压的变化为ΔVP₂+ΔVN₂，如公式(6)：

ΔVP₂+ΔVN₂＝0 (6)

其中V_ref代表参考电压，数值与电源电压相同，B₂代表MSB-1的逻辑值为1。

最终比较器4正输入端VP 2的电压值下降1/12V_ref，比较器4负输入端VN2的电压值升高1/12V_ref；因此，在此种情况下比较器4正负输入端共模电压的变化为0V，共模电压(VP2+VN 2)/2保持在V_ref/2附近；

②如图3中D分支所示，若VN 2端电压大于VP 2端电压，则MSB-1位置0；SAR控制逻辑电路5输出KN₂为低电平，KP₂为高电平，在此过程中VN2端的电压降低1/6V_ref；此时KP₂、KN₂经过异或门输出高电平，共模修正电容C_P2、C_N2进行充电，比较器4输入端的电压VP 2、VN 2又会同时升高1/12V_ref电压值；

比较器4输入端的电压发生变化，ΔVP₂表示VP端在第二次比较后变化的电压值，如公式(4)：

ΔVN₂表示VN端在第一次比较后变化的电压值，如公式(5)：

比较器4输入端共模电压的变化为ΔVP₂+ΔVN₂，如公式(6)：

ΔVP₂+ΔVN₂＝0 (6)

其中V_ref代表参考电压，数值与电源电压相同，B₂代表MSB-1的逻辑值为0；

最终比较器4正输入端VP 2的电压值升高1/12V_ref，比较器4负输入端VN2的电压值降低1/12V_ref；因此，在此种情况下比较器4正负输入端共模电压的变化为0V，共模电压(VP2+VN 2)/2保持在V_ref/2附近；

若第一次比较结果为0(如图4中B分支所示)，此时分为两种情况：

①如图4中E分支所示，若VP 2端电压大于VN 2端电压，则MSB-1位置1；SAR控制逻辑电路5输出KP₂接低电平，KN₂接高电平，如图4中E分支所示，在此过程中VP 2端的电压降低1/6V_ref；此时KP₂、KN₂经过异或门输出高电平，共模修正电容C_P2、C_N2进行充电，比较器4输入端的电压VP 2、VN 2又会同时升高1/12V_ref电压值；

比较器4输入端的电压发生变化，ΔVP₂表示VP端在第二次比较后变化的电压值，如公式(4)：

ΔVN₂表示VN端在第一次比较后变化的电压值，如公式(5)：

比较器4输入端共模电压的变化为ΔVP₂+ΔVN₂，如公式(6)：

ΔVP₂+ΔVN₂＝0 (6)

其中V_ref代表参考电压，数值与电源电压相同，B₂代表MSB-1的逻辑值为1；

最终比较器4正输入端VP 2的电压值降低1/12V_ref，比较器4负输入端VN2的电压值升高1/12V_ref；因此，在此种情况下比较器4正负输入端共模电压的变化为0V，共模电压(VP2+VN 2)/2保持在V_ref/2附近；

②如图4中F分支所示，若VN 2端电压大于VP 2端电压，则MSB-1位置0；SAR控制逻辑电路5输出KN₂接低电平，KP₂接高电平，在此过程中VN2端的电压降低1/6V_ref；此时KP₂、KN₂经过异或门输出高电平，共模修正电容C_P2、C_N2进行充电，比较器4输入端的电压VP 2、VN 2会同时升高1/12V_ref电压值；

比较器4输入端的电压发生变化，ΔVP₂表示VP端在第二次比较后变化的电压值，如公式(4)：

ΔVN₂表示VN端在第一次比较后变化的电压值，如公式(5)：

比较器4输入端共模电压的变化为ΔVP₂+ΔVN₂，如公式(6)：

ΔVP₂+ΔVN₂＝0 (6)

其中V_ref代表参考电压，数值与电源电压相同，B₂代表MSB-1的逻辑值为0。

最终比较器4正输入端VP 2的电压值升高1/12V_ref，比较器4负输入端VN2的电压值降低1/12V_ref；因此，在此种情况下比较器4正负输入端共模电压的变化为0V，共模电压(VP2+VN 2)/2保持在V_ref/2附近。

图5为现有的共模电压升高的开关策略的共模电压变化示意图，从图中可以看到，第二、三、四次比较过程中共模电压(VP m+VN m)/2明显大于V_ref/2，其中式中m表示比较的次数，且共模电压波动较大，共模电压容易漂移，进而引起的ADC线性度失真。

图6为本实用新型提出的共模修正电路的共模电压变化示意图，以第一次比较中最高位MSB位置1，第二次比较次高位MSB-1位置1，第三次比较MSB-2位置1，第四次比较MSB-3位置1，第五次比较MSB-4位置1为例，从图中可以看出，在共模校正电路3的修正作用下，共模电压(VP m+VN m)/2始终保持在V_ref/2附近，其中式中m表示比较的次数。

以上对本实用新型及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本实用新型的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本实用新型创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本实用新型的保护范围。

Claims (6)

1.一种SAR ADC电容阵列的共模电压校正电路，其特征在于：包括差分电容阵列、共模电压校正电路（3）、比较器（4）及SAR控制逻辑电路（5），所述差分电容阵列的上极板接比较器（4）的输入端，所述SAR控制逻辑电路（5）输出的控制信号接入差分电容阵列的下级板，同时接入共模电压校正电路（3）的输入端，所述共模电压校正电路（3）的输出端接比较器（4）的输入端。

2.根据权利要求1所述的一种SAR ADC电容阵列的共模电压校正电路，其特征在于：所述差分电容阵列包括P端电容阵列（1）和N端电容阵列（2）。

3.根据权利要求2所述的一种SAR ADC电容阵列的共模电压校正电路，其特征在于：所述P端电容阵列（1）包括相互并联的电容C_1P、C_2P、C_3P……C_(n-1)P，且电容C_1P、C_2P、C_3P……C_(n-1)P的上极板连接比较器（4）的正输入端VP，所述比较器（4）的正输入端VP通过开关K_P接采样输入端V_IP，电容C_1P、C_2P、C_3P……C_(n-1)P的下极板分别接SAR控制逻辑电路（5）输出的控制信号KP₁、KP₂、KP₃……KP_(n-1)；所述N端电容阵列（2）包括相互并联的电容C_1N、C_2N、C_3N……C_(n-1)N，且电容C_1N、C_2N、C_3N……C_(n-1)N的上极板连接比较器（4）的负输入端VN，所述比较器（4）的负输入端VN通过开关K_N接采样输入端V_IN，电容C_1N、C_2N、C_3N……C_(n-1)N的下极板分别接SAR控制逻辑电路（5）输出的控制信号KN₁、KN₂、KN₃……KN_(n-1)。

4.根据权利要求3所述的一种SAR ADC电容阵列的共模电压校正电路，其特征在于：所述P端电容阵列（1）和N端电容阵列（2）由二进制电容阵列构成，所述电容C_iP=C_iN=2C_(i+1)P=2C_(i+1)N，C_(n-2)P=C_(n-2)N=C_(n-1)P=C_(n-1)N=C，i=1~n-2，n大于等于4；其中n为SAR ADC电容阵列的位数，C为电容的最小单位。

5.根据权利要求1所述的一种SAR ADC电容阵列的共模电压校正电路，其特征在于：所述共模电压校正电路（3）包括相互并联的三组共模修正电容，第一组共模修正电容包括串联的电容C_P1、电容C_N1及或非门，所述或非门的输入端接SAR控制逻辑电路（5）输出的控制信号KP₁、KN₁端，所述或非门的输出端接电容C_P1、电容C_N1的下极板，所述电容C_P1、电容C_N1的上极板分别接比较器（4）的正输入端VP、负输入端VN；第二组共模修正电容包括串联的电容C_P2、电容C_N2及异或门，所述异或门的输入端接SAR控制逻辑电路（5）输出的控制信号KP₂、KN₂端，所述异或门的输出端接电容C_P2、电容C_N2的下极板，所述电容C_P2、电容C_N2的上极板分别接比较器（4）的正输入端VP、负输入端VN；第三组共模修正电容包括串联的电容C_P3、电容C_N3及异或门，所述异或门的输入端接SAR控制逻辑电路（5）输出的控制信号KP₃、KN₃端，所述异或门的输出端接电容C_P3、电容C_N3的下极板，所述电容C_P3、电容C_N3的上极板分别接比较器（4）的正输入端VP、负输入端VN。

6.根据权利要求5所述的一种SAR ADC电容阵列的共模电压校正电路，其特征在于：所述电容C_P1=C_2P=2C_P2=4C_P3，电容C_N1=C_2N=2C_N2=4C_N3。