CN208738213U - 半导体互连结构 - Google Patents
半导体互连结构 Download PDFInfo
- Publication number
- CN208738213U CN208738213U CN201821581737.7U CN201821581737U CN208738213U CN 208738213 U CN208738213 U CN 208738213U CN 201821581737 U CN201821581737 U CN 201821581737U CN 208738213 U CN208738213 U CN 208738213U
- Authority
- CN
- China
- Prior art keywords
- contact hole
- layer
- metal layer
- dielectric layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 112
- 239000002184 metal Substances 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000011049 filling Methods 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims description 40
- 238000009713 electroplating Methods 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 229910052715 tantalum Inorganic materials 0.000 claims description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 11
- 238000007747 plating Methods 0.000 abstract description 65
- 230000001186 cumulative effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 348
- 238000000034 method Methods 0.000 description 35
- 238000000137 annealing Methods 0.000 description 26
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- MIMUSZHMZBJBPO-UHFFFAOYSA-N 6-methoxy-8-nitroquinoline Chemical compound N1=CC=CC2=CC(OC)=CC([N+]([O-])=O)=C21 MIMUSZHMZBJBPO-UHFFFAOYSA-N 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 7
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供一种半导体互连结构，包括：基底；介电层，位于基底的上表面，介电层内形成有接触孔，接触孔的侧壁包括位于下部的竖直侧壁及位于上部的倾斜侧壁，竖直侧壁经由倾斜侧壁与介电层的上表面相连接，倾斜侧壁与竖直侧壁及介电层的上表面均斜交；接触孔上部的横向开口尺寸大于接触孔下部的横向尺寸；种子层，形成于接触孔的底部、竖直侧壁、倾斜侧壁及介电层的上表面；金属层，以至少包括多阶段电流密度渐增的电镀方式形成于接触孔内，金属层无孔洞填充方式填实接触孔。本实用新型对接触孔的顶部形貌进行调整，可以有效避免悬突的产生；金属层以无孔洞的方式填满接触孔，减小填充的金属层的电阻值，提高器件的可靠性。
Description
技术领域
本实用新型属于集成电路制造技术领域，特别是涉及一种半导体互连结构。
背景技术
在现有半导体工艺中，使用化学气相沉积工艺(CVD)进行钨膜沉积是许多半导体制造中的常见工艺。在现有工艺中，如图1所示，一般是通过将位于基底10’上，且内部形成有接触孔11的介电层10置于真空腔室内加热到工艺温度后，先依次于接触孔11内形成粘附阻挡层12及种子层13后，在于所述接触孔11内沉积形成钨金属层14。
然而，随着器件小型化的不断深入，半导体互连结构的尺寸越来越小，在使用现有的化学气相沉积工艺对高深宽比的所述接触孔11进行一步填充形成所述钨金属层14时，容易在所述接触孔11内的所述钨金属层14中形成孔洞15，所述孔洞15的存在会导致后续铜工艺中存在电迁移问题，且会使得接触孔内填充金属层的电阻值较大，从而导致半导体器件的可靠性下降。另外，当在所述接触孔11内填充所述钨金属层14时，必须形成金属布线层与所述钨金属层14相连接以降低器件的驱动电阻，而形成金属布线层必然会占用所述介电层10 中的有效区域，使得所述介电层10中的有效区域变小。
由于铜具有比钨更小的电阻率，在所述接触孔11内填充铜可以无需形成额外的金属布线层即可以降低器件的驱动电阻，然而，对于如图1中所述接触孔11而言，由于所述接触孔 11的顶部为直角状(即所述接触孔11的侧壁与所述介电层10的上表面呈垂直连接)，在电镀铜之前，形成阻挡层及种子层时会在所述接触孔11处产生悬突，使得电镀所述填充铜时会在所述填充铜内部产生孔洞，且使得所述接触孔11的边缘区域所述填充铜的厚度较小，从而导致器件的电器失效(EM/SM)。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体互连结构，用于解决现有技术中存在的上述问题。
为实现上述目的及其他相关目的，本实用新型提供一种半导体互连结构的制备方法，所述半导体互连结构的制备方法包括如下步骤：
1)提供一基底，所述基底的上表面形成有介电层，于所述介电层内形成接触孔；
2)对所述接触孔的顶部开口进行形貌调整，使所述接触孔的侧壁包括位于下部的竖直侧壁及位于上部的倾斜侧壁，所述竖直侧壁经由所述倾斜侧壁与所述介电层的上表面相连接，所述倾斜侧壁与所述竖直侧壁及所述介电层的上表面均斜交，所述接触孔上部的横向开口尺寸大于所述接触孔下部的横向尺寸；
3)于所述接触孔的底部、所述竖直侧壁、所述倾斜侧壁及所述介电层的上表面形成种子层；
4)以至少包括多阶段电流密度渐增的电镀方式于所述接触孔内形成在所述种子层上的金属层；及
5)将步骤4)所得结构进行退火处理，使得所述金属层发生回流，所述金属层以无孔洞填充方式填实所述接触孔。
作为本实用新型的一种优选方案，步骤1)中形成的所述接触孔的深宽比大于5。
作为本实用新型的一种优选方案，步骤1)中形成的所述接触孔的的侧壁与所述介电层的上表面垂直。
作为本实用新型的一种优选方案，步骤2)中，使用氟化氢铵及氟化铵与水或双氧水的混合液对所述接触孔顶部进行湿法刻蚀以形成所述倾斜侧壁。
作为本实用新型的一种优选方案，步骤2)中，使用氩气对所述接触孔的顶部进行刻蚀以形成所述倾斜侧壁。
作为本实用新型的一种优选方案，步骤2)之后与步骤3)之前还包括如下步骤：
于所述介电层的上表面、所述接触孔的底部及侧壁形成阻挡层。
作为本实用新型的一种优选方案，采用原子层沉积工艺于所述介电层的上表面、所述接触孔的底部及侧壁沉积钽作为所述阻挡层，所述阻挡层的厚度介于40埃～60埃之间；所述种子层的材料与所述金属层的材料相同，且所述种子层的厚度介于100埃～200埃之间。
作为本实用新型的一种优选方案，步骤4)中，采用电镀工艺自所述接触孔底部至上逐步沉积金属铜作为所述金属层；电镀过程中的电流密度介于1.5安～60安之间，电镀形成的所述金属层的厚度介于9000埃～11000埃之间。
作为本实用新型的一种优选方案，步骤4)包括如下步骤：
4‐1)于第一电流密度条件下于所述接触孔内形成第一电镀层；
4‐2)于第二电流密度条件下于所述第一电镀层的上表面形成第二电镀层；及
4‐3)于第三电流密度条件下于所述第二电镀层的上表面及所述介电层上形成第三电镀层；其中，
所述第二电流密度大于所述第一电流密度且小于所述第三电流密度。
作为本实用新型的一种优选方案，所述第一电流密度介于1.5安～3安之间，所述第一电镀层的厚度介于900埃～1100埃之间；所述第二电流密度介于5安～15安之间，所述第二电镀层的厚度介于2500埃～3500埃之间；所述第三电流密度介于35安～45安之间，所述第三电镀层的厚度介于5500埃～6500埃之间。
作为本实用新型的一种优选方案，步骤4)中，于所述接触孔内及所述介电层上形成所述金属层。
作为本实用新型的一种优选方案，步骤4)中形成于所述接触孔内的所述金属层中形成有孔洞。
作为本实用新型的一种优选方案，步骤5)中，将步骤4)所得结构置于氢气气氛下进行退火处理，退火处理的温度介于300℃～500℃之间，退火处理的时间介于15分钟～35分钟之间。
作为本实用新型的一种优选方案，步骤5)之后，还包括如下步骤：去除位于所述介电层上的所述金属层。
作为本实用新型的一种优选方案，步骤2)中，所述倾斜侧壁相较于所述竖直侧壁倾斜的角度介于20度～25度之间。
本实用新型还提供一种半导体互连结构，所述半导体互连结构包括：
基底；
介电层，位于所述基底的上表面，所述介电层内形成有接触孔，所述接触孔的侧壁包括位于下部的竖直侧壁及位于上部的倾斜侧壁，所述竖直侧壁经由所述倾斜侧壁与所述介电层的上表面相连接，所述倾斜侧壁与所述竖直侧壁及所述介电层的上表面均斜交；所述接触孔上部的横向开口尺寸大于所述接触孔下部的横向尺寸；
种子层，形成于所述接触孔的底部、所述竖直侧壁、所述倾斜侧壁及所述介电层的上表面；及
金属层，以至少包括多阶段电流密度渐增的电镀方式形成于所述接触孔内，所述金属层在所述种子层上经退火处理发生回流以无孔洞填充方式填实所述接触孔。
作为本实用新型的一种优选方案，所述金属层的材料包括铜。
作为本实用新型的一种优选方案，所述接触孔的深宽比大于5。
作为本实用新型的一种优选方案，还包括：
阻挡层，位于所述接触孔的底部及侧壁上，且位于所述介电层与所述金属层之间。
作为本实用新型的一种优选方案，所述阻挡层的材料包括钽，所述种子层的材料与所述金属层的材料相同。
作为本实用新型的一种优选方案，所述阻挡层的厚度介于40埃～60埃之间；所述种子层的厚度介于100埃～200埃之间。
作为本实用新型的一种优选方案，所述金属层包括：
第一电镀层，位于所述接触孔内；
第二电镀层，位于所述接触孔内，且位于所述第一电镀层的上表面；及
第三电镀层，位于所述第二电镀层的上表面及所述介电层上。
作为本实用新型的一种优选方案，所述第一电镀层于1.5安～3安之间的第一电流密度条件下电镀而形成，所述第一电镀层的厚度介于900埃～1100埃之间；所述第二电镀层于5安～15安之间的第二电流密度条件下电镀而形成，所述第二电镀层的厚度介于2500埃～3500埃之间；所述第三电镀层于35安～45安之间的第三电流密度条件下电镀而形成，所述第三电镀层的厚度介于5500埃～6500埃。
如上所述，本实用新型的半导体互连结构，具有以下有益效果：
本实用新型在进行金属层填充之前先对接触孔的顶部形貌进行调整，使得调整后得到的接触孔上部的横向尺寸大于接触孔下部的横向尺寸，可以有效避免悬突的产生；填充金属层后进行退火处理，可以将金属层中的孔洞排出，使得金属层以无孔洞的方式填满接触孔，从而减小填充的金属层的电阻值，提高器件的可靠性；
采用原子层沉积工艺形成阻挡层，使得阻挡层的阶梯覆盖性达到最优；同时，种子层的厚度最小化，可以有效减缓接触孔的顶部障碍；
金属层分多步电镀形成，且底部的金属层形成所对应的电流密度很小，在进行电镀形成所述金属层的过程中，可以确保金属层内孔洞的最小化。
附图说明
图1显示为现有技术中采用化学气相沉积工艺在接触孔内填充钨金属层后所得结构的截面结构示意图。
图2显示为本实用新型实施例一中提供的半导体互连结构的制备方法的流程图。
图3至图11显示为本实用新型实施例一中提供的半导体互连结构的制备方法各步骤中的截面结构示意图；其中，图11为本实用新型实施例二中的半导体互连结构的截面结构示意图。
元件标号说明
10’ 基底
10 介电层
11 接触孔
12 粘附阻挡层
13 种子层
14 钨金属层
15 孔洞
2 基底
20 介电层
21 接触孔
221 竖直侧壁
222 倾斜侧壁
23 金属层
231 第一电镀层
232 第二电镀层
233 第三电镀层
24 孔洞
25 阻挡层
26 种子层
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图2至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
如图2所示，本实用新型提供一种半导体互连结构的制备方法，所述半导体互连结构的制备方法包括如下步骤：
1)提供一基底，所述基底的上表面形成有介电层，于所述介电层内形成接触孔；
2)对所述接触孔的顶部开口进行形貌调整，使所述接触孔的侧壁包括位于下部的竖直侧壁及位于上部的倾斜侧壁，所述竖直侧壁经由所述倾斜侧壁与所述介电层的上表面相连接，所述倾斜侧壁与所述竖直侧壁及所述介电层的上表面均斜交，所述接触孔上部的横向开口尺寸大于所述接触孔下部的横向尺寸；
3)于所述接触孔的底部、所述竖直侧壁、所述倾斜侧壁及所述介电层的上表面形成种子层；
4)以至少包括多阶段电流密度渐增的电镀方式于所述接触孔内形成在所述种子层上的金属层；及
5)将步骤4)所得结构进行退火处理，使得所述金属层发生回流，所述金属层以无孔洞填充方式填实所述接触孔。
在步骤1)中，请参阅图2的S1步骤及图3，提供一基底2，所述基底2的上表面形成有介电层20，于所述介电层20内形成接触孔21。
作为示例，所述基底2可以为现有的任意一种基底，所述基底2的材料可以包括但不限于二氧化硅、氮化镓或蓝宝石等等。
作为示例，所述介电层20可以为本领域普通技术所熟悉的任意可以形成所述接触孔21 且该所述接触孔21需要被填充的半导体互连结构，如半导体器件的层间介电层，可以形成所述接触孔21，其调整填充后形成电连接结构(譬如，导电栓)，以作为上下器件层的互连结构。所述介电层20的材料可以包括但不仅限于氧化硅或氮化硅等等。
作为示例，所述介电层20内形成的所述接触孔21的数量可以为多个，多个所述接触孔 21在所述介电层20内间隔排布。多个所述接触孔21可以在所述介电层20内等间距间隔排布，也可以非等间距间隔排布。图3仅以所述介电层20内形成有一个所述接触孔21作为示例，所述接触孔21的实际数量不以此为限。
作为示例，所述接触孔21的截面形状可以根据实际需要进行设定，优选地，本实施例中，所述接触孔21的截面形状可以包括长方形或U型等任意可以实现填充的形状。
作为示例，所述接触孔21优选为高深宽比的接触孔，优选地，本实施例中，所述接触孔 21的深宽比可以大于5。
作为示例，可以采用干法刻蚀工艺或湿法刻蚀工艺形成所述接触孔21。
作为示例，所述接触孔21的侧壁与所述介电层20的上表面垂直。
在步骤2)中，请参阅图2中的S2步骤及图4，对所述接触孔21的顶部开口进行形貌调整，使所述接触孔21的侧壁包括位于下部的竖直侧壁221及位于上部的倾斜侧壁222，所述竖直侧壁221经由所述倾斜侧壁222与所述介电层20的上表面相连接，所述倾斜侧壁222与所述竖直侧壁222及所述介电层20的上表面均斜交，所述接触孔21上部的横向开口尺寸大于所述接触孔21下部的横向尺寸。
在一示例中，可以使用LAL(氟化氢铵及氟化铵与水或双氧水的混合液)化学品对所述接触孔21顶部进行湿法刻蚀，以形成所述倾斜侧壁222；譬如，可以使用氟化氢铵(NH4HF2)、氟化铵(NH4F)及双氧水(H2O2)的混合液对所述接触孔21的顶部进行湿法刻蚀，该混合液中，氟化氢铵、氟化铵及双氧水的质量百分比分别为：0.26％、6.8％及92.94％；也可以使用氟化氢铵、氟化铵及水(H2O)的混合液对所述接触孔21的顶部进行湿法刻蚀，该混合液中，氟化氢铵、氟化铵及水的质量百分比分别为：11.4％、12.6％及76％。使用所述LAL化学品对所述接触孔21进行湿法刻蚀后得到的所述倾斜侧壁222的横向尺寸(譬如，所述倾斜侧壁222的直径)大于所述竖直侧壁221的横向尺寸，使得所述接触孔21具有如图4所示的形貌(Positive Profile)。
在另一示例中，可以使用干法刻蚀工艺对所述接触孔21顶部进行干法刻蚀，以形成所述倾斜侧壁222；譬如，可以使用氩气作为刻蚀气体对所述接触孔21的顶部进行刻蚀。对所述接触孔21进行干法刻蚀形成具有所述倾斜侧壁222的所述接触孔21时所使用的偏压及功率均大于步骤1)中刻蚀形成所述接触孔21时所使用的偏压及功率。同样，使用干法刻蚀工艺对所述接触孔21进行干法刻蚀后得到的所述接触孔21上部的横向开口尺寸(譬如，所述接触孔21上部的横向开口的直径)大于所述接触孔21下部的横向尺寸，即所述倾斜侧壁222 的横向尺寸大于所述竖直侧壁221的横向尺寸；该步骤得到的所述接触孔21具有如图4所示的形貌(Positive Profile)。
通过将所述接触孔21的顶部进行调整以得到所述倾斜侧壁222，可以有效避免悬突的产生，使得后续在具有所述倾斜侧壁222的所述接触孔21内进行金属层填充时，填充的金属层内部不会产生孔洞。
作为示例，所述倾斜侧壁222相较于所述竖直侧壁221倾斜的角度α介于20度～25度之间。当所述倾斜侧壁222相较于所述竖直侧壁221倾斜的角度α小于20度或大于25度均会存在均匀性的问题。
作为示例，步骤2)之后还包括如下步骤：
于所述介电层20的上表面、所述接触孔21的底部及侧壁形成阻挡层25，如图5所示。
作为示例，可以采用原子层沉积(ALD)工艺于所述介电层20的上表面、所述接触孔21的底部及次而不沉积钽(Ta)作为所述阻挡层25，所述阻挡层25的厚度可以介于40埃～60埃之间，优选地，本实施例中，所述阻挡层25的厚度可以为50埃。钽不会与铜发生反应，热稳定性非常好，且钽与铜及其他介电层之间的粘附性最佳，选择钽作为所述阻挡层25可以起到最佳的效果。采用原子层沉积工艺形成所述阻挡层25，使得所述阻挡层25的阶梯覆盖性达到最优。
需要说明的是，上述及后续所提到的“介于…之间”是指包括两个端点的数值范围，譬如，上述的“介于40埃～60埃之间”是指包括40和60两个端点的数值范围。
在步骤3)中，请参阅图2中的S3步骤及图6，于所述接触孔21的底部、所述竖直侧壁221、所述倾斜侧壁222及所述介质层20的上表面形成种子层26。
作为示例，可以采用物理气相沉积工艺(PVD)形成所述种子层26，所述种子层26的材料与所述金属层23的材料相同，且所述种子层26的厚度介于100埃～200埃之间，优选地，本实施例中，所述种子层的厚度可以为150埃。所述种子层26的厚度最小化，可以有效减缓所述接触孔21的顶部障碍。
在步骤4)中，请参阅图2中的S4步骤及图7至图9，以至少包括多阶段电流密度渐增的电镀方式于所述接触孔21内形成在所述种子层26上的金属层23。
作为示例，形成于所述接触孔21内的所述金属层23中形成有所述孔洞24。
作为示例，可以采用电镀工艺自所述接触孔21底部至上逐步沉积金属铜作为所述金属层 23；电镀过程中的电流密度介于1.5安～60安之间，电镀形成的所述金属层23的厚度介于9000 埃～11000埃之间。
作为示例，步骤3)包括如下步骤：
4-1)于第一电流密度条件下于所述接触孔21内形成第一电镀层231，如图7所示，所述第一电镀层231填充于所述接触孔21的底部；
4-2)于第二电流密度条件下于所述第一电镀层231的上表面形成第二电镀层232，如图 8所示，所述第二电镀层232可以填充部分所述接触孔21，也可以填满所述接触孔21；及
4-3)于第三电流密度条件下于所述第二电镀层232的上表面及所述介电层20上形成第三电镀层233，如图9所示，所述第三电镀层233内形成有所述孔洞24；其中，所述第二电流密度大于所述第一电流密度且小于所述第三电流密度。当然，在其他示例中，所述第一电镀层231及所述第二电镀层232内也可能形成有所述孔洞24。
需要说明的是，在一示例中，所述第一电镀层231可以位于所述接触孔21的底部、侧壁及所述介电层20的上表面上，此时，位于所述接触孔21底部的所述第一电镀层231的厚度远大于位于所述接触孔21侧壁及所述介电层20的上表面的所述第一电镀层231的厚度，如图7所示；所述第二电镀层232可以位于所述接触孔21的底部、侧壁及所述介电层20的上表面上，此时，位于所述接触孔21底部的所述第二电镀层232的厚度远大于位于所述接触孔21侧壁及所述介电层20的上表面的所述第二电镀层232的厚度，如图8所示。在另一示例中，所述第一电镀层231也可以仅由所述接触孔21的底部由下至上填充于所述接触孔21的底部，所述第二电镀层232位于所述第一电镀层231的上表面，且仅位于所述接触孔21内。
作为示例，所述第一电流密度介于1.5安～3安之间，所述第一电镀层231的厚度介于900 埃～1100埃之间，优选地，本实施例中，所述第一电镀层231的厚度可以为1000埃；所述第二电流密度介于5安～15安之间，所述第二电镀层232的厚度介于2500埃～3500埃之间，优选地，本实施例中，所述第二电流密度可以为10安，所述第二电镀层232的厚度可以为3000 安；所述第三电流密度介于35安～45安之间，所述第三电镀层的厚度介于5500埃～6500埃之间，优选地，本实施例中，所述第三电流密度可以为40安，所述第三电镀层233的厚度可以为6000埃。
作为示例，步骤4-2)中，于第二电流密度条件下于所述第一电镀层231的上表面形成第二电镀层232可以分两个周期执行，譬如，可以先于第二电流密度条件下于所述第一电镀层 231的上表面形成第一厚度(譬如，1500埃)的所述第二电镀层232，再于所述第二电镀层 232的上表面形成另一层第二厚度(譬如，1500埃)的所述第二电镀层232。
所述金属层23分多步电镀形成，且位于所述接触孔21底部的所述金属层23形成所用的电流密度小于位于其上方的所述金属层23形成所用的电流密度，电流密度越小，所述金属层 23的沉积速率越慢，这样可以确保填充于所述接触孔21下部的所述金属层23内孔洞24的最小化，因为填充于所述接触孔21下部所述金属层23内形成有所述孔洞24的话，后续退火过程比较难以去除，难以避免所述孔洞24在所述金属层23内的残留。
需要说明的是，当所述介电层20上形成有所述阻挡层25及所述种子层26时，所述金属层23形成于所述种子层26的上表面。
在步骤5)中，请参阅2中的S5步骤及图10，将步骤4)所得结构进行退火处理，使得所述金属层23发生回流，所述金属层23以无孔洞填充方式填实所述接触孔21。
作为示例，将步骤4)所得结构置于氢气气氛下进行退火处理，当然，在其他示例中，也可以将步骤4)所得结构置于其他还原气体的还原气氛下进行退火处理。优选地，本实施例中选择将步骤4)所得结构置于氢气气氛下进行退火处理，因为在最佳的退火温度条件下(譬如300℃～500℃)，可以降低铜回流的吉布斯自由能(Gibbs Free Energy)的最佳气体为氢气，可以实现铜在退火条件下的最佳回流效果。
作为示例，退火处理的温度介于300℃～500℃之间，退火处理的时间介于15分钟～35分钟之间；优选地，本实施例中，退火处理的温度包括400℃，退火处理的时间包括30分钟。
填充于所述接触孔21内的所述金属层23进行退火处理，所述金属层23在退火条件下会发生回流，可以将所述金属层23中的所述孔洞24排出，使得所述金属层23以无孔洞的方式填满所述接触孔21，从而减小填充的所述金属层23的电阻值，提高器件的可靠性。
作为示例，如图11所示，步骤5)之后，还包括如下步骤：去除位于所述介电层20上(即所述介电层20上表面上方)的所述金属层23。具体的，可以采用但不仅限于化学机械研磨工艺(CMP)去除位于所述介电层20上的所述金属层23。
需要说明的是，当所述介电层20上形成有所述阻挡层25及所述种子层26时，位于所述介电层20上的所述阻挡层25及所述种子层26同时被去除。
需要进一步说明的是，图11中将所述金属层23整体显示，并未具体显示出所述第一电镀层231、所述第二电镀层232及所述第三电镀层233。
实施例二
请结合图2至图9继续参阅图10至图11，本实用新型还提供一种半导体互连结构，所述半导体互连结构包括：
基底2；
介电层20，所述介电层20位于所述基底2的上表面，所述介电层20内形成有接触孔21，所述接触孔21的侧壁包括位于下部的竖直侧壁221及位于上部的倾斜侧壁222，所述竖直侧壁221经由所述倾斜侧壁222与所述介电层20的上表面相连接，所述倾斜侧壁222与所述竖直侧壁221及所述介电层20的上表面均斜交；所述接触孔21上部的横向开口尺寸大于所述接触孔21下部的横向尺寸；
种子层26，所述种子层26形成于所述接触孔21的底部、所述竖直侧壁221、所述倾斜侧壁222及所述介电层的上表面；及
金属层23，以至少包括多阶段电流密度渐增的电镀方式形成于所述接触孔21内，所述金属层23在所述种子层26上经退火处理发生回流以无孔洞填充方式填实所述接触孔21。
作为示例，所述基底2可以为现有的任意一种基底，所述基底2的材料可以包括但不限于二氧化硅、氮化镓或蓝宝石等等。
作为示例，所述介电层20可以为本领域普通技术所熟悉的任意可以形成所述接触孔21 且该所述接触孔21需要被填充的半导体互连结构，如半导体器件的层间介电层，可以形成所述接触孔21，其调整填充后形成电连接结构(譬如，导电栓)，以作为上下器件层的互连结构。所述介电层20的材料可以包括但不仅限于氧化硅或氮化硅等等。
作为示例，所述介电层20内形成的所述接触孔21的数量可以为多个，多个所述接触孔 21在所述介电层20内间隔排布。多个所述接触孔21可以在所述介电层20内等间距间隔排布，也可以非等间距间隔排布。图3仅以所述介电层20内形成有一个所述接触孔21作为示例，所述接触孔21的实际数量不以此为限。
作为示例，所述接触孔21优选为高深宽比的接触孔，优选地，本实施例中，所述接触孔 21的深宽比可以大于5。
作为示例，所述倾斜侧壁222相较于所述竖直侧壁221倾斜的角度α介于20度～25度之间。当所述倾斜侧壁222相较于所述竖直侧壁221倾斜的角度α小于20度或大于25度均会存在均匀性的问题。
所述接触孔21上部的横向开口尺寸大于下部的横向尺寸(即所述倾斜侧壁222的横向尺寸大于所述竖直侧壁221的横向尺寸)，可以有效避免悬突的产生，使得后续在所述接触孔 21内进行金属层填充时，填充的金属层内部不会产生孔洞。
作为示例，所述金属层23的材料可以包括铜。
作为示例，所述金属层23包括：
第一电镀层231，所述第一电镀层231位于所述接触孔21内；
第二电镀层232，所述第二电镀层232位于所述接触孔21内，且位于所述第一电镀层231 的上表面；及
第三电镀层233，所述第三电镀层233位于所述第二电镀层232的上表面及所述介电层 20上。
作为示例，所述第一电镀层231于1.5安～3安之间的第一电流密度条件下电镀而形成，所述第一电镀层231的厚度介于900埃～1100埃之间，优选地，本实施例中，所述第一电镀层231的厚度可以为1000埃；所述第二电镀层232于5安～15安之间的第二电流密度条件下电镀而形成，所述第二电镀层232的厚度介于2500埃～3500埃之间，优选地，本实施例中，所述第二电流密度可以为10安，所述第二电镀层232的厚度可以为3000安；所述第三电镀层233于35安～45安之间的第三电流密度条件下电镀而形成，所述第三电镀层233的厚度介于5500埃～6500埃，优选地，本实施例中，所述第三电流密度可以为40安，所述第三电镀层233的厚度可以为6000埃。需要说明的是，所述第二电镀层232可以填充部分所述接触孔21，也可以填满所述接触孔21。
需要说明的是，在一示例中，所述第一电镀层231可以位于所述接触孔21的底部、侧壁及所述介电层20的上表面上，此时，位于所述接触孔21底部的所述第一电镀层231的厚度远大于位于所述接触孔21侧壁及所述介电层20的上表面的所述第一电镀层231的厚度；所述第二电镀层232可以位于所述接触孔21的底部、侧壁及所述介电层20的上表面上，此时，位于所述接触孔21底部的所述第二电镀层232的厚度远大于位于所述接触孔21侧壁及所述介电层20的上表面的所述第二电镀层232的厚度，如图9所示。在另一示例中，所述第一电镀层231也可以仅由所述接触孔21的底部由下至上填充于所述接触孔21的底部，所述第二电镀层232位于所述第一电镀层231的上表面，且仅位于所述接触孔21内。
所述金属层23分多步电镀形成，且位于所述接触孔21底部的所述金属层23形成所用的电流密度小于位于其上方的所述金属层23形成所用的电流密度，电流密度越小，所述金属层 23的沉积速率越慢，这样可以确保填充于所述接触孔21下部的所述金属层23内孔洞24的最小化，因为填充于所述接触孔21下部所述金属层23内形成有所述孔洞24的话，后续退火过程比较难以去除，难以避免所述孔洞24在所述金属层23内的残留。
作为示例，所述金属层23为分多步电镀之后经退火处理而形成，退火处理的温度介于 300℃～500℃之间，退火处理的时间介于15分钟～35分钟之间；优选地，本实施例中，退火处理的温度包括400℃，退火处理的时间包括30分钟。
电镀填充于所述接触孔21内的所述金属层23进行退火处理，所述金属层23在退火条件下会发生回流，可以将所述金属层23中的所述孔洞24排出，使得所述金属层23以无孔洞的方式填满接触孔21，从而减小填充的所述金属层23的电阻值，提高器件的可靠性。
作为示例，所述半导体互连结构还包括：
阻挡层25，所述阻挡层25位于所述接触孔21的底部及侧壁上，且位于所述介电层20 与所述金属层23之间。
作为示例，所述阻挡层25的材料可以包括钽，所述阻挡层25的厚度可以介于40埃～60 埃之间，优选地，本实施例中，所述阻挡层25的厚度可以为50埃。钽不会与铜发生反应，热稳定性非常好，且钽与铜及其他介电层之间的粘附性最佳，选择钽作为所述阻挡层25可以起到最佳的效果。采用原子层沉积工艺形成所述阻挡层25，使得所述阻挡层25的阶梯覆盖性达到最优。
所述种子层26的材料与所述金属层23的材料相同，且所述种子层26的厚度介于100埃～200埃之间，优选地，本实施例中，所述种子层的厚度可以为150埃。所述种子层26的厚度最小化，可以有效减缓所述接触孔21的顶部障碍。
需要说明的是，上述所提到的“介于…之间”是指包括两个端点的数值范围，譬如，上述的“介于100埃～200埃之间”是指包括100和200两个端点的数值范围。
在一示例中，如图10所示，所述金属层23、所述阻挡层25及所述种子层26不仅位于所述接触孔21内，还位于所述介电层20的上表面上。
在另一示例中，如图11所示，所述金属层23、所述阻挡层25及所述种子层26仅位于所述接触孔21内，即所述金属层23、所述阻挡层25及所述种子层26的上表面均与所述介电层20的上表面相平齐。
需要说明的是，图11中将所述金属层23整体显示，并未具体显示出所述第一电镀层231、所述第二电镀层232及所述第三电镀层233。
综上所述，本实用新型提供一种半导体互连结构，所述半导体互连结构的制备方法包括如下步骤：1)提供一基底，所述基底的上表面形成有介电层，于所述介电层内形成接触孔； 2)对所述接触孔的顶部开口进行形貌调整，使所述接触孔的侧壁包括位于下部的竖直侧壁及位于上部的倾斜侧壁，所述竖直侧壁经由所述倾斜侧壁与所述介电层的上表面相连接，所述倾斜侧壁与所述竖直侧壁及所述介电层的上表面均斜交，所述接触孔上部的横向开口尺寸大于所述接触孔下部的横向尺寸；3)于所述接触孔的底部、所述竖直侧壁、所述倾斜侧壁及所述介电层的上表面形成种子层；4)以至少包括多阶段电流密度渐增的电镀方式于所述接触孔内形成在所述种子层上的金属层；及5)将步骤4)所得结构进行退火处理，使得所述金属层发生回流，所述金属层以无孔洞填充方式填实所述接触孔。本实用新型在进行金属层填充之前先对接触孔的顶部形貌进行调整，使得调整后得到的接触孔上部的横向尺寸大于接触孔下部的横向尺寸，可以有效避免悬突的产生；填充金属层后进行退火处理，可以将金属层中的孔洞排出，使得金属层以无孔洞的方式填满接触孔，从而减小填充的金属层的电阻值，提高器件的可靠性；采用原子层沉积工艺形成阻挡层，使得阻挡层的阶梯覆盖性达到最优；同时，种子层的厚度最小化，可以有效减缓接触孔的顶部障碍；金属层分多步电镀形成，且底部的金属层形成所对应的电流密度很小，在进行电镀形成所述金属层的过程中，可以确保金属层内孔洞的最小化。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (8)
1.一种半导体互连结构，其特征在于，包括：
基底；
介电层，位于所述基底的上表面，所述介电层内形成有接触孔，所述接触孔的侧壁包括位于下部的竖直侧壁及位于上部的倾斜侧壁，所述竖直侧壁经由所述倾斜侧壁与所述介电层的上表面相连接，所述倾斜侧壁与所述竖直侧壁及所述介电层的上表面均斜交；所述接触孔上部的横向开口尺寸大于所述接触孔下部的横向尺寸；
种子层，形成于所述接触孔的底部、所述竖直侧壁、所述倾斜侧壁及所述介电层的上表面；及
金属层，以至少包括多阶段电流密度渐增的电镀方式形成于所述接触孔内，所述金属层无孔洞填充方式填实所述接触孔。
2.根据权利要求1所述的半导体互连结构，其特征在于，所述金属层包括铜金属层。
3.根据权利要求1所述的半导体互连结构，其特征在于，所述接触孔的深宽比大于5。
4.根据权利要求1所述的半导体互连结构，其特征在于，还包括：
阻挡层，位于所述接触孔的底部及侧壁上，且位于所述介电层与所述金属层之间。
5.根据权利要求4所述的半导体互连结构，其特征在于，所述阻挡层的材料包括钽，所述种子层的材料与所述金属层的材料相同。
6.根据权利要求5所述的半导体互连结构，其特征在于，所述阻挡层的厚度介于40埃～60埃之间；所述种子层的厚度介于100埃～200埃之间。
7.根据权利要求1所述的半导体互连结构，其特征在于，所述金属层包括：
第一电镀层，位于所述接触孔内；
第二电镀层，位于所述接触孔内，且位于所述第一电镀层的上表面；及
第三电镀层，位于所述第二电镀层的上表面及所述介电层上。
8.根据权利要求7所述的半导体互连结构，其特征在于，所述第一电镀层包括于1.5安～3安之间的第一电流密度条件下电镀而形成的电镀层，所述第一电镀层的厚度介于900埃～1100埃之间；所述第二电镀层包括于5安～15安之间的第二电流密度条件下电镀而形成的电镀层，所述第二电镀层的厚度介于2500埃～3500埃之间；所述第三电镀层包括于35安～45安之间的第三电流密度条件下电镀而形成的电镀层，所述第三电镀层的厚度介于5500埃～6500埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821581737.7U CN208738213U (zh) | 2018-09-27 | 2018-09-27 | 半导体互连结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201821581737.7U CN208738213U (zh) | 2018-09-27 | 2018-09-27 | 半导体互连结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208738213U true CN208738213U (zh) | 2019-04-12 |
Family
ID=66034756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201821581737.7U Active CN208738213U (zh) | 2018-09-27 | 2018-09-27 | 半导体互连结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208738213U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957265A (zh) * | 2018-09-27 | 2020-04-03 | 长鑫存储技术有限公司 | 半导体互连结构及其制备方法 |
| WO2021068388A1 (zh) * | 2019-10-08 | 2021-04-15 | 上海集成电路研发中心有限公司 | 一种便于在线监控的凹陷结构及其制备方法 |
| CN113363152A (zh) * | 2020-03-06 | 2021-09-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| US11862699B2 (en) | 2020-08-05 | 2024-01-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing same |
-
2018
- 2018-09-27 CN CN201821581737.7U patent/CN208738213U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110957265A (zh) * | 2018-09-27 | 2020-04-03 | 长鑫存储技术有限公司 | 半导体互连结构及其制备方法 |
| WO2021068388A1 (zh) * | 2019-10-08 | 2021-04-15 | 上海集成电路研发中心有限公司 | 一种便于在线监控的凹陷结构及其制备方法 |
| CN113363152A (zh) * | 2020-03-06 | 2021-09-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
| US11862699B2 (en) | 2020-08-05 | 2024-01-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208738213U (zh) | 半导体互连结构 | |
| JP5220398B2 (ja) | 電子構造の製造方法 | |
| US7041595B2 (en) | Method of forming a barrier seed layer with graded nitrogen composition | |
| US7135403B2 (en) | Method for forming metal interconnection line in semiconductor device | |
| US7709905B2 (en) | Dual damascene wiring and method | |
| US10741397B2 (en) | Liner planarization-free process flow for fabricating metallic interconnect structures | |
| US11404311B2 (en) | Metallic interconnect structures with wrap around capping layers | |
| CN107564888B (zh) | 互连结构及其制造方法 | |
| CN106486416B (zh) | 金属互联结构的形成方法 | |
| TW202025428A (zh) | 藉由金屬置換反應所形成的互連 | |
| US20030194872A1 (en) | Copper interconnect with sidewall copper-copper contact between metal and via | |
| US7148140B2 (en) | Partial plate anneal plate process for deposition of conductive fill material | |
| US7078336B2 (en) | Method and system for fabricating a copper barrier layer with low dielectric constant and leakage current | |
| US20110127673A1 (en) | Wiring structure and method | |
| KR101141214B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| CN110957265A (zh) | 半导体互连结构及其制备方法 | |
| US6599838B1 (en) | Method for forming metal filled semiconductor features to improve a subsequent metal CMP process | |
| TWI564422B (zh) | 釕薄膜的化學氣相沉積及其應用 | |
| CN116130411A (zh) | 一种具备防止铜扩散结构的半导体制造方法 | |
| CN208706642U (zh) | 半导体互连结构 | |
| CN111834331B (zh) | 半导体结构及其形成方法 | |
| CN108735797A (zh) | 半导体结构及其形成方法 | |
| US10283372B2 (en) | Interconnects formed by a metal replacement process | |
| EP1432016B1 (en) | A plating-rinse-plating process for fabricating copper interconnects | |
| US20040235297A1 (en) | Reverse electroplating for damascene conductive region formation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |