CN208581217U - 一种ic内置振荡器电路及集成电路芯片 - Google Patents

Abstract

一种IC内置振荡器电路，其包括电源模块，用于产生第一参考电压信号和第二参考电压信号的偏置电压产生模块，用于根据接收的第一参考电压信号和第二参考电压信号进行产生时钟脉冲信号的时钟信号产生模块，用于向偏置电压产生模块和时钟信号产生模块输出复位信号进行初始化的上电复位端。通过将设置的偏置电压产生模块和时钟信号产生模块在芯片内部全部集成，使得时钟信号能够由芯片内部生产，而不需外部提供，从而为芯片省略了一根外部时钟信号线，简化了电路结构。此外，由于该振荡器电路集成在芯片内部，即使电路在温度偏差和电源电压偏差的情况下依然具有很高的稳定性，能够输出稳定的时钟信号，从而提高了数字逻辑电路工作的有效性。

Description

一种IC内置振荡器电路及集成电路芯片

技术领域

本实用新型属于振荡电路技术领域，尤其涉及一种IC内置振荡器电路及集成电路芯片。

背景技术

各种集成电路芯片的功能实现和指令运行都需要振荡器电路提供时钟脉冲信号，同时对振荡器电路提出了非常高的精度要求，目前，这些芯片的时钟信号由处于外部的振荡器电路提供，然而，处于外部的振荡器电路容易受外部环境温度影响，使工作电源的变化对其振荡频率的影响很大，导致振荡器电路不稳定；此外，还需要一根外部时钟信号线，电路结构复杂。

因此，传统的技术方案中存在的振荡器电路易受外部环境温度干扰而导致振荡器电路不稳定和电路结构复杂的问题。

实用新型内容

本实用新型提供一种IC内置振荡器电路，旨在解决传统的技术方案中存在的振荡器电路易受外部环境温度干扰而导致振荡电路不稳定和电路结构复杂的问题。

本实用新型是这样实现的，一种IC内置振荡器电路，包括：

用于供电的电源模块；

与所述电源模块连接，用于产生第一参考电压信号和第二参考电压信号的偏置电压产生模块；

与所述电源模块和所述偏置电压产生模块连接，用于根据接收的所述第一参考电压信号和所述第二参考电压信号进行产生时钟脉冲信号的时钟信号产生模块；及

与所述偏置电压产生模块和所述时钟信号产生模块连接，用于向所述偏置电压产生模块和所述时钟信号产生模块输出复位信号进行初始化的上电复位端。

在其中一个实施例中，所述时钟信号产生模块包括：用于充放电的RC单元；

与所述电源模块、所述上电复位端、所述RC单元的电压检测端以及所述偏置电压产生模块的第一电压输出端连接，用于将电压检测信号与所述第一参考电压信号进行比较，并输出第一比较信号的第一比较器；

与所述电源模块、所述上电复位端、所述RC单元的电压检测端以及所述偏置电压产生模块的第二电压输出端连接，用于将电压检测信号与所述第一参考电压信号进行比较，并输出第二比较信号的第二比较器；所述第二比较器和所述第一比较器构成互为反相比较器；及

与所述上电复位端、所述第一比较器的输出端、所述第二比较器的输出端以及所述RC单元的输入端连接，用于根据接收的所述复位信号、所述第一比较信号以及所述第二比较信号进行控制时钟脉冲信号输出的锁存器。

在其中一个实施例中，所述第一比较器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管以及第六NMOS管；所述第三PMOS管的栅极与所述上电复位端连接，所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极以及所述第四PMOS管的源极均与所述电源模块连接，所述第一PMOS管的漏极和栅极共接后分别与所述第二PMOS管的栅极、所述第三PMOS管的漏极以及所述第四PMOS管的栅极连接，所述第二PMOS管的漏极、所述第一NMOS管的源极以及所述第二NMOS管的源极共接，所述第一NMOS管的栅极与所述偏置电压产生模块的第一电压输出端连接，所述第二NMOS管的栅极与所述RC单元的电压检测端连接，所述第三NMOS管的栅极和漏极共接至所述第一NMOS管的漏极，所述第四NMOS管的漏极、所述第五NMOS管的栅极以及所述第二NMOS管的漏极共接，所述第三NMOS管的源极、所述第四NMOS管的源极、所述第五NMOS管的源极以及所述第六NMOS管的源极均接地，所述第四PMOS管的漏极和所述第五NMOS管的漏极共接作为所述第一比较器的输出端。

在其中一个实施例中，所述第二比较器包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管以及第一反相器；所述第一反相器的输入端与所述上电复位端连接，所述第一反相器的输出端分别与所述第七PMOS管的栅极和所述第十NMOS管的栅极连接，所述第九NMOS管的源极、所述第十NMOS管的源极、所述第十一NMOS管的源极以及所述第十二NMOS管的源极均接地，所述第九NMOS管的栅极、所述第十NMOS管的漏极、所述第十一NMOS管的栅极以及第十二NMOS管的栅极共接，所述第七PMOS管的漏极和所述第九NMOS管的漏极连接，所述第十一NMOS管的漏极分别与所述第七NMOS管的源极和所述第八NMOS管的源极连接，所述第七NMOS管的栅极与所述RC单元的电压检测端连接，所述第八NMOS管的栅极与所述偏置电压产生模块的第二电压输出端连接，所述第七NMOS管的漏极与所述第五PMOS管的漏极连接，所述第五PMOS管的栅极与所述第六PMOS管的栅极连接，所述第六PMOS管的漏极、所述第八NMOS管的漏极以及所述第八PMOS管的栅极共接，所述第五PMOS管的源极、所述第六PMOS管的源极、所述第七PMOS管的源极以及所述第八PMOS管的源极均与所述电源模块连接，所述第八PMOS管的漏极和所述第十二NMOS管的漏极共接作为所述第二比较器的输出端。

在其中一个实施例中，所述RC单元包括第一电阻和第十三NMOS管，所述第一电阻的第一端和所述第十三NMOS管的栅极共接作为所述RC单元的电压检测端，所述第十三NMOS管的源极和漏极均接地，所述第一电阻的第二端与所述锁存器的输出端连接。

在其中一个实施例中，所述时钟信号产生模块还包括：连接于所述第一比较器的输出端和所述锁存器之间，用于对所述第一比较信号进行整形处理的第一整形单元；

连接于所述第二比较器的输出端和所述锁存器之间，用于对所述第二比较信号进行整形处理的第二整形单元；

在其中一个实施例中，所述第一整形单元包括第二反相器和第三反相器，所述第二反相器的输入端作为所述第一整形单元的输入端与所述第一比较器的输出端连接，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端作为所述第一整形单元的输出端与所述所述锁存器连接。

在其中一个实施例中，所述第二整形单元包括第四反相器和第五反相器，所述第四反相器的输入端作为所述第二整形单元的输入端与所述第二比较器的输出端连接，所述第四反相器的输出端与所述第五反相器的输入端连接，所述第五反相器的输出端作为所述第一整形单元的输出端与所述所述锁存器连接。

在其中一个实施例中，所述偏置电压产生模块包括第二电阻、第三电阻、第四电阻以及第十四NMOS管，所述第三电阻的第一端与电源模块连接，所述第三电阻的第二端与所述第二电阻的第一端共接作为所述偏置电压产生模块的第二电压输出端，所述第二电阻的第二端与所述第四电阻的第一端共接作为第一电压输出端，所述第四电阻的第二端与所述第十四NMOS管的漏极连接，所述第十四NMOS管的源极接地，所述第十四NMOS管的栅极与所述上电复位端连接。

此外，还提供了一种集成电路芯片，包括上述的IC内置振荡器电路。

上述的IC内置振荡器电路，通过将设置的偏置电压产生模块和时钟信号产生模块在芯片内部全部集成，使得时钟信号能够由芯片内部生产，而不需外部提供，从而为芯片省略了一根外部时钟信号线，简化了电路结构；此外，由于该振荡器电路集成在芯片内部，即使电路在温度偏差和电源电压偏差的情况下依然具有很高的稳定性，能够输出稳定的时钟信号，从而提高了数字逻辑电路工作的有效性。

附图说明

图1为本实用新型实施例提供的IC内置振荡器电路的模块示意图；

图2为本实用新型实施例提供的IC内置振荡器电路的时钟信号产生模块的结构示意图；

图3为本实用新型一实施例提供的IC内置振荡器电路的时钟信号产生模块的结构示意图；

图4为本实用新型另一实施例提供的IC内置振荡器电路的时钟信号产生模块的结构示意图；

图5为本实用新型实施例提供的IC内置振荡器电路的电路原理图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图1示出了本实用新型较佳实施例提供的IC内置振荡器电路模块示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

参考图1，一种IC内置振荡器电路，包括：上电复位端POR1、时钟信号产生模块10、偏置电压产生模块20以及电源模块30。

其中，电源模块30用于供电；偏置电压产生模块20与电源模块30连接，用于产生第一参考电压信号A1和第二参考电压信号A2；时钟信号产生模块10与电源模块30和偏置电压产生模块20连接，用于根据接收的第一参考电压信号A1和第二参考电压信号A2进行产生时钟脉冲信号；上电复位端POR1与偏置电压产生模块和时钟信号产生模块连接，用于向偏置电压产生模块和时钟信号产生模块输出复位信号进行初始化。

在其中一个实施例中，参考图1和图2，该时钟信号产生模块10包括第一比较器101、第二比较器102、RC单元103以及锁存器106。

其中，RC单元103用于充放电；第一比较器101与电源模块30、上电复位端POR1、RC单元103的电压检测端以及偏置电压产生模块20的第一电压输出端连接，用于将电压检测信号B与第一参考电压信号A1进行比较，并输出第一比较信号；第二比较器102与电源模块30、上电复位端POR1、RC单元103的电压检测端以及偏置电压产生模块20的第二电压输出端连接，用于将电压检测信号B与第一参考电压信号A1进行比较，并输出第二比较信号；锁存器106与上电复位端POR1、第一比较器101的输出端、第二比较器102的输出端以及RC单元103的输入端连接，用于根据接收的复位信号、第一比较信号以及第二比较信号进行控制时钟脉冲信号输出；其中，第二比较器102和第一比较器101构成互为反相比较器。本实施例将第一比较器和第二比较器设计为互为反相比较器可以实现输出的脉冲信号稳定性高和精度高。

在其中一个实施例中，参考图5，该第一比较器101包括第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5以及第六NMOS管N6。

其中，第三PMOS管P3的栅极与上电复位端POR1连接，第一PMOS管P1的源极、第二PMOS管P2的源极、第三PMOS管P3的源极以及第四PMOS管P4的源极均与电源模块30连接，第一PMOS管P1的漏极和栅极共接后分别与第二PMOS管P2的栅极、第三PMOS管P3的漏极以及第四PMOS管P4的栅极连接，第二PMOS管P2的漏极、第一NMOS管N1的源极以及第二NMOS管N2的源极共接，第一NMOS管N1的栅极与偏置电压产生模块20的第一电压输出端连接，第二NMOS管N2的栅极与RC单元103的电压检测端连接，第三NMOS管N3的栅极和漏极共接至第一NMOS管N1的漏极，第四NMOS管N4的漏极、第五NMOS管N5的栅极以及第二NMOS管N2的漏极共接，第三NMOS管N3的源极、第四NMOS管N4的源极、第五NMOS管N5的源极以及第六NMOS管N6的源极均接地，第四PMOS管P4的漏极和第五NMOS管N5的漏极共接作为第一比较器101的输出端。

第三PMOS管P3为上拉管，在上电复位过程，第三PMOS管P3导通，该第一比较器101不工作；第一PMOS管P1用于给第二PMOS管P2和第四PMOS管P4提供偏置电压，以控制第二PMOS管P2和第四PMOS管P4的电流，使第二PMOS管P2和第四PMOS管P4具有相同的工作状态；第三NMOS管N3和第四NMOS管N4构成一个电流镜，使第三NMOS管N3和第四NMOS管N4具有相同的偏置，第二PMOS管P2相当于一个电流源，给电流镜提供电流；第四PMOS管P4和第五NMOS管N5用于输出稳定的振荡周期；第六NMOS管N6相当于电阻，通过改变其尺寸获得需要频率的振荡周期。第一NMOS管N1和第二NMOS管N2用于比较电压检测信号B和第一参考电压信号A1，当第二NMOS管N2的栅极电压小于第一NMOS管N1的栅极电压时，第一比较器的输出端OUT1输出高电平，第十三NMOS管N13处于充电状态，当第二NMOS管N2的栅极电压等于第一NMOS管N1的栅极电压时，第一比较器的输出端OUT1输出翻转为低电平。

在其中一个实施例中，参考图5，该第二比较器102包括第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12以及第一反相器INV1。

其中，第一反相器INV1的输入端与上电复位端POR1连接，第一反相器INV1的输出端分别与第七PMOS管P7的栅极和第十NMOS管N10的栅极连接，第九NMOS管N9的源极、第十NMOS管N10的源极、第十一NMOS管N11的源极以及第十二NMOS管N12的源极均接地，第九NMOS管N9的栅极、第十NMOS管N10的漏极、第十一NMOS管N11的栅极以及第十二NMOS管N12的栅极共接，第七PMOS管P7的漏极和第九NMOS管N9的漏极连接，第十一NMOS管N11的漏极分别与第七NMOS管N7的源极和第八NMOS管N8的源极连接，第七NMOS管N7的栅极与RC单元103的电压检测端连接，第八NMOS管N8的栅极与偏置电压产生模块20的第二电压输出端连接，第七NMOS管N7的漏极与第五PMOS管P5的漏极连接，第五PMOS管P5的栅极与第六PMOS管P6的栅极连接，第六PMOS管P6的漏极、第八NMOS管N8的漏极以及第八PMOS管P8的栅极共接，第五PMOS管P5的源极、第六PMOS管P6的源极、第七PMOS管P7的源极以及第八PMOS管P8的源极均与电源模块30连接，第八PMOS管P8的漏极和第十二NMOS管N12的漏极共接作为第二比较器102的输出端OUT2。

第十NMOS管N10为下拉管，上电复位过程，第十NMOS管N10导通，第二比较器102不工作；第五PMOS管P5和第六PMOS管P6构成电流镜，使第五PMOS管P5和第六PMOS管P6具有相同的偏置，第七NMOS管N7和第八NMOS管N8用于比较电压检测信号B和第二参考电压信号A2，当第七NMOS管N7的栅极电压小于第八NMOS管N8的栅极电压时，第二比较器的输出端OUT2输出高电平，电容继续处于充电状态，当第七NMOS管N7的栅极电压等于第八NMOS管N8的栅极电压时，第二比较器的输出端OUT2输出翻转，由高电平变为低电平。

在其中一个实施例中，参考图5，该RC单元103包括第一电阻R1和第十三NMOS管N13，第一电阻R1的第一端和第十三NMOS管N13的栅极共接作为RC单元103的电压检测端，第十三NMOS管N13的源极和漏极均接地，第一电阻R1的第二端与锁存器106的输出端连接。通过检测RC单元103的电压检测端B和锁存器的脉冲信号输出端CLK的电势差对第十三NMOS管N13进行充放电。在其他实施例中，第一电阻R1还可以由多个电阻器串联或者并联构成，可以通过改变第一电阻R1的大小来改变充放电流的大小，进而改变振荡周期，获得所需要的振荡频率。

在其中一个实施例中，参考图5，锁存器106包括第一三输入与非门U1和第二三输入逻辑与非门U2，第一三输入与非门U1的第二输入端和第二三输入与非门U2的第二输入端均与上电复位端POR1连接，第一三输入与非门U1的第一输入端与第一比较器的输出端OUT1连接，第二三输入与非门U2的第三输入端与第二比较器的输出端连接，第一三输入与非门U1的输出端连接至第二三输入与非门U2的的第一输入端，第一三输入与非门U1的第三输入端与第二三输入与非门U2的输出端共接作为锁存器106的脉冲信号输出端。

在其中一个实施例中，参考图1和图3，该时钟信号产生模块10还包括：第一整形单元104和第二整形单元105。其中，第一整形单元104连接于第一比较器101的输出端和锁存器106之间，用于对第一比较信号进行整形处理；第二整形单元105连接于第二比较器102的输出端OUT2和锁存器106之间，用于对第二比较信号进行整形处理。

在其中一个实施例中，参考图5，该第一整形单元104包括第二反相器INV2和第三反相器INV3，第二反相器INV2的输入端作为第一整形单元104的输入端与第一比较器101的输出端OUT1连接，第二反相器INV2的输出端与第三反相器INV3的输入端连接，第三反相器INV3的输出端作为第一整形单元104的输出端与锁存器106连接。

在其中一个实施例中，参考图5，该第二整形单元105包括第四反相器INV4和第五反相器INV5，第四反相器INV4的输入端作为第二整形单元105的输入端与第二比较器102的输出端连接，第四反相器INV4的输出端与第五反相器INV5的输入端连接，第五反相器INV5的输出端作为第一整形单元104的输出端与锁存器106连接。

在进一步的实施例中，参考图4和5，该IC内置振荡器电路，还包括第三整形单元107，该第三整形单元107连接于第一电阻R1和锁存器106之间，用于对时钟脉冲信号进行整形和反相处理并输出标准时钟脉冲信号。其中，第三整形单元包括第六反相器INV6。

在其中一个实施例中，参考图5，该偏置电压产生模块20包括第二电阻R2、第三电阻R3、第四电阻R4以及第十四NMOS管N14，第三电阻R3的第一端与电源模块30连接，第三电阻R3的第二端与第二电阻R2的第一端共接作为偏置电压产生模块20的第二电压输出端，第二电阻R2的第二端与第四电阻R4的第一端共接作为第一电压输出端，第四电阻R4的第二端与第十四NMOS管N14的漏极连接，第十四NMOS管N14的源极接地，第十四NMOS管N14的栅极与上电复位端POR1连接。在本实施例中，第二电阻R2、第三电阻R3以及第四电阻R4均采用温度系数小的电阻，这样电阻的阻值随温度变化波动小，使内置IC振荡器电路产生稳定的振荡周期。

下面以图5所示的电路为例对其工作原理进行说明，详述如下：

当上电复位端PRO1为低电平时，锁存器106被锁，振荡器电路关闭，此时第一比较器的输出端OUT1为低电平，第二比较器的输出端OUT2为高电平，RC单元的电压检测端B和锁存器输出端CLK均为低电平。

当上电复位端PRO1为高电平时，锁存器106解锁，振荡器电路开始正常工作，此时锁存器输出端CLK变为高电平，第一比较器的输出端OUT1和RC单元的电压检测端B依然为低电平，开始对第十三NMOS管N13进行充电，RC单元的电压检测端B的电压逐渐升高，直到电压检测信号B等于第一参考电压信号A1，也就是第二NMOS管N2的栅极电压等于第一NMOS管N1的栅极电压时，第一比较器的输出端OUT1发生翻转，由低电平变为高电平，锁存器输出端CLK仍是高电平；继续对第十三NMOS管N13进行充电，RC单元的电压检测端B的电压继续升高，当电压检测信号B等于第二参考电压信号A2时，第二比较器输出端OUT2发生翻转，由高电平变为低电平，锁存器输出端CLK由高电平变为低电平，此时刚好为振荡器电路的半个震荡周期T/2；此刻RC单元的电压检测端B的电压高于锁存器输出端CLK的电压，第十三NMOS管N13开始放电，当RC单元的电压检测端B的电压下降直到等于第一参考电压信号A1时，第一比较器输出端OUT1发生翻转，由高电平变为低电平，锁存器输出端CLK由低电平变为高电平，到此为振荡器电路的一个震荡周期T，重复以上过程，可以产生连续不断的脉冲信号波形。

振荡器电路的时间周期T的计算过程如下：

第十四NMOS管N14处于深线性区，相当于电阻，其阻值计算公式如下：

其中，U_n为第十四NMOS管N14的迁移率，C_ox为单位面积内的栅氧化层电容，为第十四NMOS管N14的宽长比，V_POR1为复位信号的电压值。

第一参考电压信号A1的电压计算公式如下：

第二参考电压信号A2的电压计算公式如下：

其中，V_A1为第十三NMOS管N13的初始电压值，VCC为第十三NMOS管N13充满电后的电压值，V_A2为CLK端发生一次翻转的电压值。

当第十三NMOS管N13开始充电时，RC单元的电压检测端B端的电压从V_A1逐渐升高到V_A2后，锁存器的输出端CLK翻转一次，翻转一次需要的时间为半个振荡周期T/2，那么振荡器电路的振荡周期T的计算公式如下：

通过振荡周期T便可获得振荡频率。

此外，还提供一种集成电路芯片，该集成电路芯片包括上述的IC内置振荡器电路。

本实用新型的有益效果：

(1)通过将设置的偏置电压产生模块和时钟信号产生模块在芯片内部全部集成，使得时钟信号能够由芯片内部生产，而不需外部提供，从而为芯片省略了一根外部时钟信号线，简化了电路结构。

(2)由于该振荡器电路集成在芯片内部，即使电路在温度偏差和电源电压偏差的情况下依然具有很高的稳定性和精度，能够输出稳定的时钟信号，从而提高了数字逻辑电路工作的有效性。

以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种IC内置振荡器电路，其特征在于，所述IC内置振荡器电路包括：

用于供电的电源模块；

与所述电源模块连接，用于产生第一参考电压信号和第二参考电压信号的偏置电压产生模块；

与所述电源模块和所述偏置电压产生模块连接，用于根据接收的所述第一参考电压信号和所述第二参考电压信号进行产生时钟脉冲信号的时钟信号产生模块；及

与所述偏置电压产生模块和所述时钟信号产生模块连接，用于向所述偏置电压产生模块和所述时钟信号产生模块输出复位信号进行初始化的上电复位端。

2.如权利要求1所述的IC内置振荡器电路，其特征在于，所述时钟信号产生模块包括：

用于充放电的RC单元；

与所述电源模块、所述上电复位端、所述RC单元的电压检测端以及所述偏置电压产生模块的第一电压输出端连接，用于将电压检测信号与所述第一参考电压信号进行比较，并输出第一比较信号的第一比较器；

与所述电源模块、所述上电复位端、所述RC单元的电压检测端以及所述偏置电压产生模块的第二电压输出端连接，用于将电压检测信号与所述第一参考电压信号进行比较，并输出第二比较信号的第二比较器；所述第二比较器和所述第一比较器构成互为反相比较器；及

与所述上电复位端、所述第一比较器的输出端、所述第二比较器的输出端以及所述RC单元的输入端连接，用于根据接收的所述复位信号、所述第一比较信号以及所述第二比较信号进行控制时钟脉冲信号输出的锁存器。

3.如权利要求2所述的IC内置振荡器电路，其特征在于，所述第一比较器包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管以及第六NMOS管；

所述第三PMOS管的栅极与所述上电复位端连接，所述第一PMOS管的源极、所述第二PMOS管的源极、所述第三PMOS管的源极以及所述第四PMOS管的源极均与所述电源模块连接，所述第一PMOS管的漏极和栅极共接后分别与所述第二PMOS管的栅极、所述第三PMOS管的漏极以及所述第四PMOS管的栅极连接，所述第二PMOS管的漏极、所述第一NMOS管的源极以及所述第二NMOS管的源极共接，所述第一NMOS管的栅极与所述偏置电压产生模块的第一电压输出端连接，所述第二NMOS管的栅极与所述RC单元的电压检测端连接，所述第三NMOS管的栅极和漏极共接至所述第一NMOS管的漏极，所述第四NMOS管的漏极、所述第五NMOS管的栅极以及所述第二NMOS管的漏极共接，所述第三NMOS管的源极、所述第四NMOS管的源极、所述第五NMOS管的源极以及所述第六NMOS管的源极均接地，所述第四PMOS管的漏极和所述第五NMOS管的漏极共接作为所述第一比较器的输出端。

4.如权利要求2或3所述的IC内置振荡器电路，其特征在于，所述第二比较器包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管以及第一反相器；

所述第一反相器的输入端与所述上电复位端连接，所述第一反相器的输出端分别与所述第七PMOS管的栅极和所述第十NMOS管的栅极连接，所述第九NMOS管的源极、所述第十NMOS管的源极、所述第十一NMOS管的源极以及所述第十二NMOS管的源极均接地，所述第九NMOS管的栅极、所述第十NMOS管的漏极、所述第十一NMOS管的栅极以及第十二NMOS管的栅极共接，所述第七PMOS管的漏极和所述第九NMOS管的漏极连接，所述第十一NMOS管的漏极分别与所述第七NMOS管的源极和所述第八NMOS管的源极连接，所述第七NMOS管的栅极与所述RC单元的电压检测端连接，所述第八NMOS管的栅极与所述偏置电压产生模块的第二电压输出端连接，所述第七NMOS管的漏极与所述第五PMOS管的漏极连接，所述第五PMOS管的栅极与所述第六PMOS管的栅极连接，所述第六PMOS管的漏极、所述第八NMOS管的漏极以及所述第八PMOS管的栅极共接，所述第五PMOS管的源极、所述第六PMOS管的源极、所述第七PMOS管的源极以及所述第八PMOS管的源极均与所述电源模块连接，所述第八PMOS管的漏极和所述第十二NMOS管的漏极共接作为所述第二比较器的输出端。

5.如权利要求2所述的IC内置振荡器电路，其特征在于，所述RC单元包括第一电阻和第十三NMOS管，所述第一电阻的第一端和所述第十三NMOS管的栅极共接作为所述RC单元的电压检测端，所述第十三NMOS管的源极和漏极均接地，所述第一电阻的第二端与所述锁存器的输出端连接。

6.如权利要求2所述的IC内置振荡器电路，其特征在于，所述时钟信号产生模块还包括：

连接于所述第一比较器的输出端和所述锁存器之间，用于对所述第一比较信号进行整形处理的第一整形单元；

连接于所述第二比较器的输出端和所述锁存器之间，用于对所述第二比较信号进行整形处理的第二整形单元。

7.如权利要求6所述的IC内置振荡器电路，其特征在于，所述第一整形单元包括第二反相器和第三反相器，所述第二反相器的输入端作为所述第一整形单元的输入端与所述第一比较器的输出端连接，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端作为所述第一整形单元的输出端与所述锁存器连接。

8.如权利要求6或7所述的IC内置振荡器电路，其特征在于，所述第二整形单元包括第四反相器和第五反相器，所述第四反相器的输入端作为所述第二整形单元的输入端与所述第二比较器的输出端连接，所述第四反相器的输出端与所述第五反相器的输入端连接，所述第五反相器的输出端作为所述第一整形单元的输出端与所述锁存器连接。

9.如权利要求1所述的IC内置振荡器电路，其特征在于，所述偏置电压产生模块包括第二电阻、第三电阻、第四电阻以及第十四NMOS管，所述第三电阻的第一端与电源模块连接，所述第三电阻的第二端与所述第二电阻的第一端共接作为所述偏置电压产生模块的第二电压输出端，所述第二电阻的第二端与所述第四电阻的第一端共接作为第一电压输出端，所述第四电阻的第二端与所述第十四NMOS管的漏极连接，所述第十四NMOS管的源极接地，所述第十四NMOS管的栅极与所述上电复位端连接。

10.一种集成电路芯片，其特征在于，包括权利要求1至9任一项所述的IC内置振荡器电路。