CN208317119U - 电路板 - Google Patents
电路板 Download PDFInfo
- Publication number
- CN208317119U CN208317119U CN201820816168.3U CN201820816168U CN208317119U CN 208317119 U CN208317119 U CN 208317119U CN 201820816168 U CN201820816168 U CN 201820816168U CN 208317119 U CN208317119 U CN 208317119U
- Authority
- CN
- China
- Prior art keywords
- card slot
- circuit board
- substrate
- pin
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
本实用新型提供一种电路板,属于电子技术领域。本实用新型提供的电路板包括:基板和至少一组卡槽,所述卡槽设于所述基板的一侧表面,所述卡槽包括:第一卡槽和第二卡槽,所述第一卡槽的管脚通过直插式封装技术和所述基板连接,所述第二卡槽的管脚通过表面贴装技术和所述基板连接。本实用新型的电路板通过将第一卡槽和第二卡槽设于基板的同一表面,同时,第一卡槽的管脚通过直插式封装技术和所述基板连接,第二卡槽的管脚通过表面贴装技术和所述基板连接,从而确保卡槽所连接的卡运行速度快,且电路板的制作成本低。
Description
技术领域
本实用新型涉及电子技术领域,尤其涉及一种电路板。
背景技术
目前,在电路板上固定卡槽的方式通常是在电路板上设置一组插接孔位,从而将内存条连接器的管脚插入插接孔位以实现卡槽固定在电路板上;或者,在电路板上设置一组焊接点,从而将卡槽的管脚焊接在焊接点上以实现卡槽固定在电路板上。
当多个卡槽固定在同一电路板上时,现有的实现方式包括如下两种:第一种实现方式,双列直插式封装技术(DIP方式),其在电路板上设置多组插接孔位,而后将每一卡槽的管脚对应固定在一组插接孔位中,以实现多个卡槽固定在电路板上,此种实现方式虽然成本低,但是由于管脚之间的串扰和管脚的过度电容,导致卡槽所连接的卡的运行速度变慢;第二种实现方式,表面贴装技术(SMT方式),其在电路板上设置多组焊接点,而后将每一卡槽的管脚对应焊接在一组焊接点上以实现多组卡槽固定在电路板上,此种实现方式虽然确保了与卡槽连接的卡的运行速度,但是其成本高。
实用新型内容
有鉴于此,本实用新型提供一种电路板,主要解决的技术问题是:电路板的制作成本低,且确保了与卡槽连接的卡的运行速度。
本实用新型所提供的电路板包括:一种电路板,所述电路板包括:基板和至少一组卡槽,所述卡槽设于所述基板的一侧表面,所述卡槽包括:第一卡槽和第二卡槽,所述第一卡槽的管脚通过直插式封装技术和所述基板连接,所述第二卡槽的管脚通过表面贴装技术和所述基板连接。
在本实用新型实施例中,所述第一卡槽和所述第二卡槽串联。
在本实用新型实施例中,所述第一卡槽和所述第二卡槽的相邻两排管脚电连接。
在本实用新型实施例中,所述第一卡槽的管脚和卡槽控制器电连接。
在本实用新型实施例中,所述第一卡槽设于所述第二卡槽和所述卡槽控制器之间。
在本实用新型实施例中,所述第一卡槽和所述第二卡槽平行设置。
在本实用新型实施例中,所述电路板包括:多组所述卡槽,相邻两组所述卡槽间隔设置。
在本实用新型实施例中,所述第一卡槽和所述第二卡槽交替排列。
在本实用新型实施例中,相邻两组所述卡槽平行设置。
在本实用新型实施例中,所述基板内部埋设有导线,所述第一卡槽的管脚和所述导线连接。
本实用新型提供的一种电路板包括:基板和至少一组卡槽,卡槽设于基板的一侧表面,卡槽包括:第一卡槽和第二卡槽,第一卡槽的管脚通过直插式封装技术和基板连接,第二卡槽的管脚通过表面贴装技术和基板连接,本实用新型的电路板通过将第一卡槽和第二卡槽设于基板的同一表面,同时,第一卡槽的管脚通过直插式封装技术和基板连接,第二卡槽的管脚通过表面贴装技术和基板连接,从而确保了第一卡槽和第二卡槽所连接的卡的运行速度,且该电路板的制作成本低。
上述说明仅是本实用新型技术方案的概述,为了能够更清楚了解本实用新型的技术手段,并可依照说明书的内容予以实施,以下以本实用新型的较佳实施例并配合附图详细说明如后。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本实用新型的限制。而且在整个附图中,用相同的参考符号表示相同的部件。
图1为本实用新型的电路板的结构示意图;
图2为图1的分解结构示意图;
图3为本实用新型的电路板的其中一个实施例的结构示意图;
图4为本实用新型的电路板的其中一个实施例的结构示意图;
图5为图4的分解结构示意图;
图6为本实用新型的电路板的其中一个实施例的结构示意图。
附图标记说明:
电路板100;
基板10;
插接孔位11;
焊接点12;
导线13;
卡槽20;
第一卡槽21;
第二卡槽22;
插槽23;
卡槽控制器30。
具体实施方式
为了更进一步阐述本实用新型为达成预定实用新型目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本实用新型提出的电路板的具体实施方式、结构、特征及其功效,详细说明如后。在下述说明中,不同的“一实施例”或“实施例”指的不一定是同一实施例。此外,一或多个实施例中的特定特征、结构或特点可由任何合适形式组合。
下面结合附图,对本实用新型的实施例进行描述。
请参考图1,本实用新型提供的电路板100包括:基板10和至少一组卡槽20,卡槽20设于基板10的一侧表面,卡槽20包括:第一卡槽21和第二卡槽22,第一卡槽21的管脚通过直插式封装技术和基板10连接,第二卡槽22的管脚通过表面贴装技术和基板10连接,从而结合了使用直插式封装技术连接时的低成本和使用表面贴装技术的高运行速度,使得连接在本实用新型的电路板10的多个卡的运行速度快,而且本实用新型的电路板100的制作成本低。
其中,第一卡槽21的其中一个表面设有用于插入卡(如内存条)的插槽23,第二卡槽22的其中一个表面设有用于插入卡(如内存条)的插槽23,以此来实现卡(如内存条)和基板10的连接。通过卡槽20的连接,不仅使得卡和基板10的结构更加稳固,而且由于插槽23内部设有电连接卡槽20的管脚的端子,当卡插入插槽23时,卡和插槽23内部的端子连接,从而实现卡和基板10的电连接,此过程不仅便捷的实现卡和基板10的连接,而且由于卡和插槽23的电连接是通过插槽23内部的端子,从而减少了连接线材的使用,降低了制作成本。
可选地,插入上述插槽23的卡包括但不限于:内存条、显卡或者声卡等,以下说明中,以内存条为例进行说明。
请参考图2,在该图中基板10上设置有一组卡槽20,第一卡槽21面向基板10的一面设有管脚,而第一卡槽21背离基板10的一面开设有插槽23;同样地,第二卡槽22面向基板10的一面设有管脚,而第二卡槽22背离基板10的一面开设有插槽23,使用时,将内存条插入插槽23,此时,内存条和卡槽20实现电连接,而卡槽20固定连接在基板10上,从而实现内存条和基板10的电连接,以此实现电信号的传输。当然,管脚和插槽23也可以设置在第一卡槽21或者第二卡槽22的其他侧面上,只要能够实现内存条和基板10的电连接即可,比如,根据实际的需要,将插槽23设置在与第一卡槽21的管脚所在一侧面相邻的侧面上或者插槽23和管脚设置在第一卡槽21的同一表面。
本实用新型的电路板100的其中一个实施例中,一组卡槽20设于基板10的一侧表面,而一组卡槽20中包括:第一卡槽21和第二卡槽22,基板10上对应第一卡槽21的位置设有使第一卡槽21的管脚插接的插接孔位11,第一卡槽21的管脚插接在上述插接孔位11以实现第一卡槽21和基板10的连接;同时,基板10对应第二卡槽22的位置设有和第二卡槽22的管脚连接的焊接点12,第二卡槽22的管脚和焊接点12通过焊接连接以实现第二卡槽22和基板10的连接。即通过直插式封装技术将第一卡槽21和基板10连接,同时,通过表面贴装技术将第二卡槽22和基板10连接,换言之,一组卡槽20中的第一卡槽21和第二卡槽22分别通过不同的连接方式和基板10连接,从而结合了使用直插式封装技术连接时的低成本和使用表面贴装技术的高运行速度,使得连接在本实用新型的电路板10的多个内存条的运行速度快,而且本实用新型的电路板100的制作成本低。
可以理解的是,第一卡槽21的管脚为两排,且每一排有多个管脚,所以基板10对应第一卡槽21的位置开设有多个插接孔位11,以使第一卡槽21的多个管脚分别与多个插接孔位11一一对应连接;同样地,第二卡槽22的管脚为两排,且每一排有多个管脚,所以基板10对应第二卡槽22的位置设有多个焊接点12,以使第二卡槽22的多个管脚分别与多个焊接点12一一对应并焊接连接。
优选地,基板10内部埋设有导线13,第一卡槽21的管脚和导线13连接。在本实用新型的电路板100的其中一个实施例中,基板10为多层板,导线13设于多层板的中间层,用于插接第一卡槽21的管脚的插接孔位11自基板10的表层连通导线13所在的中间层,从而,当第一卡槽21的管脚插接在插接孔位11后,第一卡槽21的管脚和导线13连接,不仅减少了导线13的使用,降低了成本,而且防止导线13的缠绕;第二卡槽22和基板10内层的导线13连接时,需要在基板10对应第二卡槽22的位置开设贯孔,从而,导线13通过贯孔和第二卡槽22的管脚连接。
进一步地,为了使得本实用新型的电路板100的成本更低,第一卡槽21和第二卡槽22串联,从而减少材料的使用,降低成本。
本实用新型的电路板100的其中一个实施例中,第二卡槽22的管脚焊接在基板10的焊接点12上,通过外部连接线分别连接第一卡槽21的管脚和第二卡槽22的管脚,以实现第一卡槽21和第二卡槽22串联,同时,由于第一卡槽21和第二卡槽22串联,从而导线13和第一卡槽21的管脚连接后,即同时实现了导线13和第二卡槽22电连接,以此减少了导线13的使用,降低了成本。
可选地,为了降低本实用新型的电路板100的成本,第一卡槽21和第二卡槽22的相邻的管脚电连接,以此来实现第一卡槽21和第二卡槽22的串联。
优选地,为了使得本实用新型的电路板100的成本更低,第一卡槽21和第二卡槽22的相邻的两排管脚电连接,具体地,第一卡槽21的管脚为两排,而第二卡槽22的管脚也是两排,从而将第一卡槽21和第二卡槽22相邻的两排管脚进行电连接,在实现第一卡槽21和第二卡槽22串联的同时,减少了外部连接线的使用,从而实现降低了成本。
进一步地,第一卡槽21的管脚和卡槽控制器30电连接,卡槽控制器30用于将卡槽20和中央处理器(即CPU)实现电连接,以此来实现第一卡槽21的插槽23内所插入的内存卡和中央处理器之间的电信号的传输。可以理解的是,卡槽控制器30和基板10可以通过直插式封装技术进行连接,也可以通过表面贴装技术进行连接,为了使得本实用新型的电路板100的成本低,卡槽控制器30和基板10的连接通过直插式封装技术进行连接。具体地,基板10对应卡槽控制器30的位置开设有容卡槽控制器30插接的插接孔(图未示),第一卡槽21的管脚插接于基板10的插接孔位11中并和导线13连接,同时,卡槽控制器30的管脚插接于基板10的插接孔并和导线13连接,从而,通过基板10内部的导线13实现第一卡槽21和卡槽控制器30连接,以此来减少导线13的使用,降低本实用新型的电路板100的制作成本。
本实用新型的电路板100的其中一个实施例中,第一卡槽21和卡槽控制器30连接,而第二卡槽22和第一卡槽21串联,由此,不仅实现卡槽控制器30连接并控制第一卡槽21和第二卡槽22,而且减少了卡槽控制器30分别连接第一卡槽21和第二卡槽22所使用的导线13的长度,最终实现了本实用新型的电路板100的制作成本的降低。
更进一步地,如图3所示,第一卡槽21设于第二卡槽22和卡槽控制器30之间,即与基板10通过直插式封装技术连接的第一卡槽21设置在与基板10通过表面贴装技术的第二卡槽22和卡槽控制器30之间,从而,第一卡槽21的管脚插接在插接孔位11后和导线13连接,卡槽控制器30的管脚插接在插接孔并和导线13连接,通过导线13实现第一卡槽21和卡槽控制器30的电连接,继而第二卡槽22的管脚和第一卡槽21的管脚电连接后即实现了卡槽控制器30和第二卡槽22的连接,从而使得导线13的用料更少,成本更低。当然,通过插接孔位11的第一卡槽21的管脚在导线13的通道和通过插接孔的卡槽控制器30的管脚也可以直接连接,即不通过导线13连接,使得本实用新型的电路板100的制作成本更低。
优选地,第一卡槽21和第二卡槽22平行设置,从而不仅使得本实用新型电路板100的部件整齐,且同时使得基板10的体积变小,降低了基板10的制作成本,最终降低了本实用新型的电路板100的制作成本。
本实用新型的电路板100的其中一个实施例中,一组卡槽20包括:第一卡槽21和第二卡槽22,第一卡槽21的两排管脚和第二卡槽22的两排管脚平行设置,同时,第一卡槽21和第二卡槽22的相邻两排管脚电连接,即第一卡槽21和第二卡槽22的相邻两排管脚直接连接或者通过导线13连接,两排管脚直接连接,即不使用导线13;而使用导线13连接第一卡槽21和第二卡槽22时所使用的导线13的长度最短,即用料最少,从而,实现降低本实用新型的电路板100的制作成本的目的。
进一步地,电路板100包括:多组卡槽20,相邻两组卡槽20间隔设置,从而,不仅实现将多个内存条通过卡槽20连接在基板10上,而且由于相邻两组卡槽20间隔设置,防止相邻两组中,其中一组卡槽20中通过直插式封装技术的第一卡槽21的管脚和另外一组卡槽20中通过直插式封装技术的第一卡槽21的管脚之间的产生串扰或者过度电容,以实现通过卡槽20连接至基板10的内存条的运行速度高。
可以理解的是,多组卡槽20可以设于卡槽控制器30的同一侧,也可以如同图4中的多组卡槽20分别设于卡槽控制器30相对的两侧。
请参考图4和图5,图4为本实用新型的电路板100的其中一个实施例的结构示意图,该图中,基板10的同一表面上设置有2组卡槽20,且每一组卡槽20中,通过直插式封装技术连接的第一卡槽21和卡槽控制器30之间的距离小于通过表面贴装技术连接的第二卡槽22和卡槽控制器30之间的距离,即在每一组卡槽中,第一卡槽21设在第二卡槽22和卡槽控制器30之间,此时,第一卡槽21较第二卡槽22更靠近卡槽控制器,从而使得在实际使用中,第一卡槽21和卡槽连接器30之间的导线13最短,而第一卡槽21的管脚和第二卡槽22管脚连接,最终使得本实用新型的电路板100中导线13的用料少,成本低,同时,确保了与卡槽20连接的多个内存卡的运行速度。
更进一步地,如图6所示,第一卡槽21和第二卡槽22交替排列,从而进一步防止相邻两组卡槽20内,均使用直插式封装技术的两个第一卡槽21的管脚之间出现串扰的状况或者出现管脚的过度电容的情形,以此来确保第一卡槽21和第二卡槽22连接的内存卡的运行速度快。
优选地,相邻两组卡槽20平行设置,不仅使得电路板100的整体结构更为紧凑,而且使得基板10的体积更小,降低了制作成本。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (10)
1.一种电路板,其特征在于,所述电路板包括:基板和至少一组卡槽,所述卡槽设于所述基板的一侧表面,所述卡槽包括:第一卡槽和第二卡槽,所述第一卡槽的管脚通过直插式封装技术和所述基板连接,所述第二卡槽的管脚通过表面贴装技术和所述基板连接。
2.根据权利要求1所述的电路板,其特征在于,所述第一卡槽和所述第二卡槽串联。
3.根据权利要求2所述的电路板,其特征在于,所述第一卡槽和所述第二卡槽的相邻的两排管脚电连接。
4.根据权利要求1所述的电路板,其特征在于,所述第一卡槽的管脚和卡槽控制器电连接。
5.根据权利要求4所述的电路板,其特征在于,所述第一卡槽设于所述第二卡槽和所述卡槽控制器之间。
6.根据权利要求1所述的电路板,其特征在于,所述第一卡槽和所述第二卡槽平行设置。
7.根据权利要求1所述的电路板,其特征在于,所述电路板包括:多组所述卡槽,相邻两组所述卡槽间隔设置。
8.根据权利要求7所述的电路板,其特征在于,所述第一卡槽和所述第二卡槽交替排列。
9.根据权利要求7所述的电路板,其特征在于,相邻两组所述卡槽平行设置。
10.根据权利要求1-9任一项所述的电路板,其特征在于,所述基板内部埋设有导线,所述第一卡槽的管脚和所述导线连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820816168.3U CN208317119U (zh) | 2018-05-29 | 2018-05-29 | 电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820816168.3U CN208317119U (zh) | 2018-05-29 | 2018-05-29 | 电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208317119U true CN208317119U (zh) | 2019-01-01 |
Family
ID=64715643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820816168.3U Active CN208317119U (zh) | 2018-05-29 | 2018-05-29 | 电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208317119U (zh) |
-
2018
- 2018-05-29 CN CN201820816168.3U patent/CN208317119U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1147792C (zh) | 在高速dimm上利用延伸的传输线改善信号传输 | |
CN102969621A (zh) | 差分接触件模块及使用该模块的差分连接器和连接器组件 | |
CN108140968A (zh) | 具有转接装置的连接器系统 | |
CN102881319A (zh) | 内存 | |
CN101232009A (zh) | 用于集成电路模块的安装结构 | |
CN107104735A (zh) | 一种光模块 | |
CN102736336B (zh) | 光调变面板的母板、光调变面板及立体显示装置 | |
CN208317119U (zh) | 电路板 | |
CN104284517A (zh) | 印刷电路板 | |
CN203015291U (zh) | 一种电路板 | |
CN203596976U (zh) | 电路板及相机模组 | |
US3260982A (en) | Flat cable strain relief | |
JP3181578U (ja) | Usbコネクタ | |
CN203574934U (zh) | 一种pcb板 | |
CN111863780A (zh) | 封装结构及电子设备 | |
CN206379968U (zh) | Pcb板组件及具有其的移动终端 | |
US8315066B2 (en) | Printed circuit board | |
CN103390818B (zh) | 一种超高速通信用抗串扰接口电路及包含该接口电路的插座 | |
JP6704066B2 (ja) | 分離回路の部品の集積接続の実現方法及び回路 | |
CN206673248U (zh) | 一种地线集合式的电连接器 | |
CN100521182C (zh) | 具有高密度引脚排列的导线架封装结构 | |
CN201436662U (zh) | 存储器测试制具 | |
CN207868418U (zh) | 一种具有信号传输功能pcb板的支撑连接板 | |
CN201465166U (zh) | 双接面存储装置 | |
CN106604520B (zh) | 印刷电路板结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |