CN208271055U - 电流镜像电路 - Google Patents
电流镜像电路 Download PDFInfo
- Publication number
- CN208271055U CN208271055U CN201820003659.6U CN201820003659U CN208271055U CN 208271055 U CN208271055 U CN 208271055U CN 201820003659 U CN201820003659 U CN 201820003659U CN 208271055 U CN208271055 U CN 208271055U
- Authority
- CN
- China
- Prior art keywords
- node
- transistor
- source
- current
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 230000010287 polarization Effects 0.000 claims description 19
- 230000004044 response Effects 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims 6
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
- 229940124913 IPOL Drugs 0.000 description 5
- 238000004088 simulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
一种电流镜像电路包括：输入分支，包括具有源极节点、栅极节点和漏极节点的第一晶体管，其中源极节点耦合到电源电压节点，并且栅极节点耦合到漏极节点；输出分支，包括具有源极节点、栅极节点和漏极节点的第二晶体管，其中源极节点耦合到电源电压节点；第一开关，将第二晶体管的栅极节点耦合到第一晶体管的栅极节点；复制分支，包括具有源极节点、栅极节点和漏极节点的第三晶体管，其中源极节点耦合到电源电压节点，并且栅极节点直接连接到第一晶体管的栅极节点；以及源极跟随器晶体管，具有源极节点、栅极节点和漏极节点，其中源极节点直接连接到第一晶体管和第三晶体管的连接的栅极节点，并且栅极节点耦合到第三晶体管的漏极节点。
Description
技术领域
本实用新型涉及电流镜像电路，并且具体地涉及被配置为提供镜像电流的快速恢复的模拟升压电路。
背景技术
电流镜像电路在本领域中是众所周知的。这些电路用于将输入参考电流镜像为输出电流。输出电流与输入电流的幅度的比率被称为镜像比率。一些电流镜像实现开启输出晶体管以提供输出电流。由于与输出晶体管的栅极电容的充电相关的时间延迟，输出电流达到峰值幅度中存在时间延迟。针对输出电流的这个“稳定时间”可能会引起被提供有从电流镜输出的信号的下游电路的操作发生问题。
本领域需要解决上述问题。
实用新型内容
应当理解，前面的总体描述和下面的详细描述都是示例性的和解释性的，并且旨在提供对所要求保护的本实用新型的进一步解释。
在实施例中，一种电流镜像电路包括：输入分支，其包括具有源极节点、栅极节点和漏极节点的第一晶体管，其中所述源极节点耦合到电源电压节点，并且所述栅极节点耦合到所述漏极节点；输出分支，其包括具有源极节点、栅极节点和漏极节点的第二晶体管，其中所述源极节点耦合到电源电压节点；第一开关，其将第二晶体管的栅极节点耦合到第一晶体管的栅极节点；复制分支，其包括具有源极节点、栅极节点和漏极节点的第三晶体管，其中所述源极节点耦合到电源电压节点，并且所述栅极节点直接连接到第一晶体管的栅极节点；以及具有源极节点、栅极节点和漏极节点的源极跟随器晶体管，其中所述源极节点直接连接到第一晶体管和第三晶体管的连接的栅极节点，并且所述栅极节点耦合到第三晶体管的漏极节点。
所述输入分支还包括被配置为向所述输入分支提供输入电流的输入电流源。
所述复制分支还包括被配置为向所述复制分支提供控制电流的控制电流源。
所述电流镜像电路还包括电容器，所述电容器具有耦合到所述源极跟随器晶体管的栅极节点的第一端子和耦合到所述控制电流源的输出的第二端子。
所述电流镜像电路还包括具有源极节点、栅极节点和漏极节点的第四晶体管，其中所述源极节点直接连接到所述第一晶体管和所述第三晶体管的连接的栅极节点，所述栅极节点连接到所述源极跟随器晶体管的栅极节点，并且所述漏极节点耦合到所述控制电流源的输出。
所述电流镜像电路还包括：极化电流源，被配置为提供极化电流；以及第二开关，耦合在所述极化电流源的输出与所述控制电流源的输出之间。
所述电流镜像电路还包括被配置为控制所述电流镜像电路在第一操作模式中和在第二操作模式中的操作的控制电路，在所述第一操作模式中所述第一开关被解除驱动并且所述第二开关被驱动，在所述第二操作模式中所述第一开关被驱动并且所述第二开关被解除驱动。
所述控制电路引起所述第二开关从被驱动转换到被解除驱动，并且引起所述第一开关从被解除驱动转换到被驱动。
所述电流镜像电路还包括：第一解码器电路，与所述第一晶体管的源极漏极路径串联连接并且连接到所述第一晶体管的栅极节点；以及第二解码器电路，与所述第三晶体管的源极漏极路径串联连接并且连接到所述源极跟随器晶体管的栅极节点。
所述电流镜像电路还包括耦合在所述第二晶体管的栅极节点与所述电源电压节点之间的第二开关，其中当所述第一开关被解除驱动时所述第二开关被驱动，并且当所述第二开关被解除驱动时所述第一开关被驱动。
在实施例中，一种电流镜像电路包括：具有源极节点、栅极节点和漏极节点的第一晶体管，其中所述源极节点连接到电源电压节点，并且所述栅极节点连接到所述漏极节点；具有源极节点、栅极节点和漏极节点的第二晶体管，其中所述源极节点连接到电源电压节点；将第二晶体管的栅极节点耦合到第一晶体管的栅极节点的第一开关；具有源极节点、栅极节点和漏极节点的第三晶体管，其中所述源极节点连接到电源电压节点，并且所述栅极节点连接到第一晶体管的栅极节点；以及具有源极节点、栅极节点和漏极节点的源极跟随器晶体管，其中所述源极节点连接到第一晶体管和第三晶体管的连接的栅极节点，并且所述栅极节点连接到第三晶体管的漏极节点。
所述电流镜像电路还包括被配置为向所述第一晶体管的漏极节点提供输入电流的输入电流源。
所述电流镜像电路还包括被配置为向所述第三晶体管的漏极节点提供控制电流的控制电流源。
所述电流镜像电路还包括电容器，所述电容器具有耦合到所述源极跟随器晶体管的栅极节点的第一端子和耦合到所述控制电流源的输出的第二端子。
所述电流镜像电路还包括具有源极节点、栅极节点和漏极节点的第四晶体管，其中所述源极节点连接到所述第一晶体管和所述第三晶体管的连接的栅极节点，所述栅极节点连接到所述源极跟随器晶体管的栅极节点，并且所述漏极节点耦合到所述控制电流源的输出。
所述电流镜像电路还包括：极化电流源，被配置为提供极化电流；以及第二开关，耦合在所述极化电流源的输出与所述控制电流源的输出之间。
所述电流镜像电路还包括被配置为控制所述电流镜像电路在第一操作模式中和在第二操作模式中的操作的控制电路，在所述第一操作模式中所述第一开关被解除驱动并且所述第二开关被驱动，在所述第二操作模式中所述第一开关被驱动并且所述第二开关被解除驱动。
在引起所述第一开关从被解除驱动转换到被驱动之前，所述控制电路引起所述第二开关从被驱动转换到被解除驱动。
所述电流镜像电路还包括：第一解码器电路，与所述第一晶体管的源极漏极路径串联连接并且连接到所述第一晶体管的栅极节点；以及第二解码器电路，与所述第三晶体管的源极漏极路径串联连接并且连接到所述源极跟随器晶体管的栅极节点。
所述电流镜像电路还包括耦合在所述第二晶体管的栅极节点与所述电源电压节点之间的第二开关，其中当所述第一开关被解除驱动时所述第二开关被驱动，并且当所述第二开关被解除驱动时所述第一开关被驱动。
在实施例中，一种电流镜像电路包括：输入晶体管；输出晶体管；其中输入晶体管和输出晶体管的源极连接到电源电压节点；将输入晶体管的栅极耦合到输出晶体管的栅极的开关；被耦合以向输入晶体管提供输入电流的第一电流源；具有连接到电源电压节点的源极和在镜像节点处连接到输入晶体管的栅极的栅极的复制晶体管；被耦合以向复制晶体管提供复制电流的第二电流源；具有连接到镜像节点的源极和连接到复制晶体管的漏极的栅极的源极跟随器晶体管；以及被配置为驱动所述开关导致在输出晶体管的栅极与镜像节点之间发生电荷共享的控制电路，所述源极跟随器晶体管响应于所述电荷共享而导通以便对镜像节点放电。
附图说明
附图被包括以提供对本实用新型的进一步理解，并且附图被合并在本说明书中并且构成本说明书的一部分，示出本实用新型的实施例并且与说明书一起用于解释本实用新型的原理。
在附图中：
图1是电流镜像电路的电路图；
图2A至图2C示出了图1的电流镜像电路的操作波形；
图3是电流镜像电路的电路图；
图4A至图4E示出了图3的电流镜像电路的操作波形；以及
图5A至图5B是电流镜像电路的电路图。
具体实施方式
现在参考图1，其示出了电流镜像电路10的电路图。电路10包括由具有源极节点、栅极节点和漏极节点的第一p沟道晶体管14形成的输入分支12。源极节点耦合到电源电压节点Vdd，并且栅极节点(在本文中也称为镜像节点)在中间节点16处耦合到漏极节点。第一p沟道晶体管14因此是二极管连接的器件。输入分支中的n沟道晶体管18具有源极节点、栅极节点和漏极节点，并且晶体管14和18的源极漏极路径串联耦合。晶体管18的漏极节点耦合到中间节点，并且栅极节点耦合到电源电压节点Vdd。当向电路供电时，晶体管18相应地导通。电流源20耦合在晶体管18的源极节点与接地参考节点之间，并且因此与晶体管14和18的串联耦合的源极漏极路径串联耦合。电流源20从晶体管14的栅极(镜像)节点汲取输入电流Iin，该输入电流Iin在输入分支12中流动。
电路10还包括多个输出分支26(1)至26(n)。每个输出分支26由具有源极节点、栅极节点和漏极节点的第二p沟道晶体管28形成。源极节点耦合到电源电压节点Vdd，并且栅极节点通过第一开关电路30连接到晶体管14的栅极(镜像)节点。第一开关电路30响应于使能信号EN而被驱动到闭合状态，以便使得在每个输出分支26(1)至26(n)中的利用晶体管28的漏极节点的电流镜像操作能够输出镜像输入电流Iin的输出电流Iout(Iout(1)...Iout(n))，其中Iout＝M*Iin，其中M等于p沟道晶体管14与p沟道晶体管28之间的由晶体管尺寸(宽度/长度)之差限定的镜像比率。晶体管28的栅极节点还通过第二开关32连接到电源电压节点Vdd。第二开关32响应于使能条信号ENB(即，信号EN的逻辑补码)而被驱动到闭合状态，以便将栅极节点充电到电源电压Vdd并且从而确保晶体管28完全关断。
控制电路86被提供以生成使能信号EN和使能条信号ENB，以便在使能条信号ENB被确立(asserted)时关于禁用操作模式控制电流镜像电路10的操作，并且在使能信号EN被确立时关于启用操作模式控制电流镜像电路10的操作。
参考图2A至图2C，电路10的操作如下：
在时间t1之前，控制电路86引起使能条信号ENB被确立(附图标记60)以导通与输出分支26(1)至26(n)中的晶体管28相关联的第二开关32。这将晶体管28的栅极端子耦合到电源电压节点Vdd，其导致将栅极电容充电到电压Vdd。这完全关断了晶体管28，并且因此在输出分支26(1)至26(n)中存在零输出电流Iout(附图标记69)。由于使能信号EN通过控制电路86相应地被解除确立(deasserted)，晶体管28的栅极端子与晶体管14的栅极(镜像)节点断开。晶体管14的栅极(镜像)节点处的电压将近似比电源电压Vdd低晶体管14的一个栅极到源极电压降(Vgs约为0.8V)。
在时间t1，使能条信号ENB通过控制电路86被解除确立(附图标记62)以断开第二开关32，并且使能信号EN相应地通过控制电路86被确立(附图标记64)以导通第一开关30并且将晶体管28的栅极端子连接到晶体管14的栅极(镜像)节点。由于电荷共享，晶体管14的栅极(镜像)节点处的电压将立即上升(附图标记66)，并且然后当晶体管14的栅极(镜像)节点通过输入电流Iin被放电时，朝向预置时间t1电压缓慢回退(附图标记68)。当晶体管14的栅极(镜像)节点处的电压下降时，输出分支26(1)至26(n)中的晶体管28变得更导电并且输出分支26(1)至26(n)中的输出电流Iout的幅度相应地增加(附图标记70)。应当注意，当达到输出电流Iout的峰值幅度时，在时间t1与时间t2之间存在显著的延迟。针对t1与t2之间的栅极(镜像)节点电压的这个“稳定时间”与输出分支26(1)至26(n)中的晶体管28的栅极电容所呈现的电容性负载成比例。如果输出电流Iout与电流脉冲的生成相关地被提供，则该电流脉冲的前沿将不会呈现短且急剧的过渡曲线。在一些电流驱动应用中，诸如关于耦合到输出分支26(1)至26(n)的相变存储器(PCM)单元80的重置，这样的电流脉冲可能对于实现期望的操作是无效的。应当注意，在这样的存储器应用中，与电流镜像电路10的使用相关，列解码电路(DEC)可以被包括在输入分支12和/或输出分支26中。
现在参考图3，其示出了电流镜像电路110的电路图。电路110包括由具有源极节点、栅极节点和漏极节点的第一p沟道晶体管14形成的输入分支12。源极节点耦合到电源电压节点Vdd，并且栅极节点(在本文中也称为镜像节点)在中间节点16处耦合到漏极节点。第一p沟道晶体管14因此是二极管连接的器件。输入分支中的n沟道晶体管18具有源极节点、栅极节点和漏极节点，并且晶体管14和18的源极漏极路径串联耦合。晶体管18的漏极节点耦合到中间节点16，并且栅极节点耦合到电源电压节点Vdd。当向电路供电时，晶体管18相应地导通。电流源20耦合在晶体管18的源极节点与接地参考节点之间，并且因此与晶体管14和18的串联耦合的源极漏极路径串联耦合。电流源20从晶体管14的栅极(镜像)节点汲取输入电流Iin，该输入电流Iin在输入分支12中流动。
电路110还包括多个输出分支26(1)至26(n)。每个输出分支26由具有源极节点、栅极节点和漏极节点的第二p沟道晶体管28形成。源极节点耦合到电源电压节点Vdd，并且栅极节点通过第一开关电路30连接到晶体管14的栅极(镜像)节点。第一开关电路30响应于使能信号EN而被驱动到闭合状态，以便使得在每个输出分支26(1)至26(n)中的利用晶体管28的漏极节点的电流镜像操作能够输出镜像输入电流Iin的输出电流Iout(Iout(1)...Iout(n))，其中Iout＝M*Iin，其中M等于p沟道晶体管14与p沟道晶体管28之间的由晶体管尺寸(宽度/长度)之差限定的镜像比率。晶体管28的栅极节点还通过第二开关32连接到电源电压节点Vdd。第二开关32响应于使能条信号ENB(即，信号EN的逻辑补码)而被驱动到闭合状态，以便将栅极节点充电到电源电压Vdd并且从而确保晶体管28完全关断。
电路110还包括由具有源极节点、栅极节点和漏极节点的第三p沟道晶体管114形成的复制分支112。源极节点耦合到电源电压节点Vdd，漏极节点耦合到中间节点116，并且栅极节点耦合到晶体管14的栅极(镜像)节点。在p沟道晶体管14与p沟道晶体管114之间的镜像比率被选择以满足功耗规格(在示例中，比率可以是2:1)。复制分支112中的n沟道晶体管118具有源极节点、栅极节点和漏极节点，并且晶体管114和118的源极漏极路径串联耦合。晶体管118的漏极节点耦合到中间节点116，源极节点耦合到中间节点122，并且栅极节点耦合到电源电压节点Vdd。当向电路供电时，晶体管118相应地导通。控制电流源120a耦合在中间节点122与接地参考节点之间，并且因此与晶体管114和118的串联耦合的源极漏极路径串联耦合。控制电流源120a从中间节点122汲取控制电流Ictrl。极化电流源120b通过第三开关124耦合在中间节点122与接地参考节点之间，并且因此与电流源120a并联耦合。极化电流源120b根据第三开关124的驱动状态来选择性地从中间节点122汲取极化电流Ipol。第三开关124响应于开关控制信号SW而被驱动到闭合状态。复制电流Icpy流过晶体管114和118的源极漏极路径，其中当第三开关124被驱动到闭合状态时，Icpy＝Ictrl+Ipol，否则Icpy＝Ictrl。控制电流源120a被配置为使得控制电流Ictrl的幅度与输入电流Iin成比例。在实施例中，Ictrl＝0.4*Iin。极化电流源120b被配置为使得极化电流Ipol的幅度是输入电流Iin的一部分。在实施例中，Ipol＝0.15*Iin。因此，当第三开关124被驱动时，复制电流Icpy的幅度为Icpy＝0.55*Iin。
电路110还包括具有源极节点、栅极节点和漏极节点的第四p沟道晶体管140。源极节点耦合到晶体管14的栅极(镜像)节点，漏极节点耦合到接地参考节点，并且栅极节点耦合到中间节点116。晶体管140因此被配置为源极跟随器晶体管。
控制电路86被提供以生成使能信号EN和使能条信号ENB，以便在使能条信号ENB被确立时关于禁用操作模式控制电流镜像电路110的操作，并且在使能信号EN被确立时关于启用操作模式控制电流镜像电路110的操作。控制电路86进一步生成用于关于模拟升压操作模式控制电流镜像电路110的操作的开关信号SW，模拟升压操作模式包括其中开关信号SW被确立并且使能信号EN被解除确立的模式以及其中开关信号SW被解除确立并且使能信号EN被确立的另一模式。信号的确立和解除确立之间的相对定时由控制电路86控制。
参考图4A至图4E，电路110的操作如下：
在时间t1之前，使能条信号ENB通过控制电路86被确立(附图标记60)以导通与输出分支26(1)至26(n)中的晶体管28相关联的第二开关32。这将晶体管28的栅极端子耦合到电源电压节点Vdd，其导致将栅极电容充电到电压Vdd。这完全关断了晶体管28，并且因此在输出分支26(1)至26(n)中存在零输出电流Iout(附图标记69)。由于使能信号EN通过控制电路86相应地被解除确立，晶体管28的栅极端子与晶体管14的栅极(镜像)节点断开。晶体管14的栅极(镜像)节点处的电压将近似比电源电压Vdd低晶体管14的一个栅极到源极电压降(Vgs约为0.8V)。另外，开关信号SW通过控制电路86被确立(附图标记160)以导通第三开关124。在这种配置中，复制电流Icpy＝0.55*Iin。因此，源极跟随器晶体管140的源极漏极路径中的非零响应电流Irsp从晶体管14的栅极(镜像)节点汲取电流(附图标记164)(具有例如等于Irsp＝0.05Iin的幅度)。
在时间t1，开关信号SW通过控制电路86被解除确立(附图标记162)，使得极化电流Ipol不再对复制电流Icpy有贡献，使能条信号ENB通过控制电路86被解除确立(附图标记62)以断开第二开关32，并且使能信号EN通过控制电路86相应地被确立(附图标记64)以导通开关30并且将晶体管28的栅极端子连接到晶体管14的栅极(镜像)节点。
由于电荷共享，晶体管14和114的栅极(镜像)节点处的电压将立即上升(附图标记66)。结果，晶体管114的栅极到源极电压(Vgs)降低，导致在复制分支112中流动的复制电流Icpy减小。然而，同时，源极跟随器晶体管140的栅极到源极电压(Vgs)随着晶体管140的栅极电压Vg的下降而增加(附图标记166)，并且响应电流Irsp的幅度相应地增加(附图标记168)。这导致晶体管14和114的栅极(镜像)节点处的电压(附图标记170)朝向预置时间t1电压更快地放电。图4D示出了与图1的电路(附图标记68)相比较的放电速率的差异。当晶体管14的栅极(镜像)节点处的电压下降时，输出分支26(1)至26(n)中的晶体管28变得更导电，并且输出分支26(1)至26(n)中的输出电流Iout的幅度相应地增加(附图标记172)。图4E示出了与图1的电路(附图标记70)相比较的输出电流幅度的差异。响应电流Irsp的幅度的增加有效地加速了晶体管14和114的栅极(镜像)节点的瞬态工作条件。
应当注意，当达到输出电流Iout的峰值幅度时，时间t1与时间t3之间的延迟比图1的电路的时间t1与时间t2之间的延迟短得多。针对t1与t3之间的栅极(镜像)节点电压的这个较短的“稳定时间”提供了电流脉冲的生成方面的改进性能，该电流脉冲的前沿将呈现短且急剧的过渡曲线。例如，结合生成应用于PCM单元80的复位脉冲，这是特别有用的。应当注意，结合在这样的存储器应用中使用电流镜像电路110，列解码电路(DEC)可以被包括在输入分支12和复制分支112中的每一个中。
随着晶体管14和114的栅极(镜像)节点处电压的降低，在复制分支112中流动的复制电流Icpy的幅度增加，并且源极跟随器晶体管140的栅极到源极电压Vgs开始突降。在时间t4，复制电流Icpy等于控制电流Ictrl，并且源极跟随器晶体管140的栅极到源极电压Vgs不再足以保持源极跟随器晶体管140导通。响应电流Irsp的幅度相应地降到零。
在一个实施例中，在时间t4与时间t3之间的时间段期间的瞬态响应的管理通过控制输入电流Iin的幅度来被控制。为了支持该操作，可以提供数模转换器(DAC)电路200以生成设置输入电流Iin的幅度的电流控制信号(CC)。DAC电路200还可以用于生成电流控制信号(CC)以控制被镜像到输出电流Iout(1)至Iout(n)的电流脉冲。
现在参考图5A和图5B，其示出了电流镜像电路210的电路图。相同的附图标记表示相同或相似的部件，这些将不再进一步描述。参见上面图3的讨论。
电路210与图3的电路110的不同之处在于：开关的极化电流源120b已经被移除并且被替换为模拟电流反馈电路212。在图5A所示的电流反馈电路212的一个实施例中，电容器214包括耦合到源极跟随器晶体管140的栅极节点的第一端子和耦合到中间节点122的第二端子。在图5B所示的电流反馈电路212的另一实施例中，晶体管216生成与响应电流Irsp成比例的电流Iprop，并且将该电流注入到中间节点122中。晶体管216与晶体管140共享公共的栅极和源极节点，并且具有耦合到中间节点122的漏极节点。如图5A至图5B所示，复制分支112还可以包括列解码电路(DEC)。
对于本领域技术人员显而易见的是，在不脱离本实用新型的精神或范围的情况下，可以对本实用新型进行各种修改和变化。因此，本实用新型旨在覆盖落入所附权利要求及其等同物的范围内的本实用新型的修改和变化。
Claims (21)
1.一种电流镜像电路，其特征在于，包括：
输入分支，包括具有源极节点、栅极节点和漏极节点的第一晶体管，其中所述源极节点耦合到电源电压节点，并且所述栅极节点耦合到所述漏极节点；
输出分支，包括具有源极节点、栅极节点和漏极节点的第二晶体管，其中所述源极节点耦合到所述电源电压节点；
第一开关，将所述第二晶体管的栅极节点耦合到所述第一晶体管的栅极节点；
复制分支，包括具有源极节点、栅极节点和漏极节点的第三晶体管，其中所述源极节点耦合到所述电源电压节点，并且所述栅极节点直接连接到所述第一晶体管的栅极节点；以及
源极跟随器晶体管，具有源极节点、栅极节点和漏极节点，其中所述源极节点直接连接到所述第一晶体管和所述第三晶体管的连接的栅极节点，并且所述栅极节点耦合到所述第三晶体管的漏极节点。
2.根据权利要求1所述的电流镜像电路，其特征在于，所述输入分支还包括被配置为向所述输入分支提供输入电流的输入电流源。
3.根据权利要求1所述的电流镜像电路，其特征在于，所述复制分支还包括被配置为向所述复制分支提供控制电流的控制电流源。
4.根据权利要求3所述的电流镜像电路，其特征在于，还包括电容器，所述电容器具有耦合到所述源极跟随器晶体管的栅极节点的第一端子和耦合到所述控制电流源的输出的第二端子。
5.根据权利要求3所述的电流镜像电路，其特征在于，还包括具有源极节点、栅极节点和漏极节点的第四晶体管，其中所述源极节点直接连接到所述第一晶体管和所述第三晶体管的连接的栅极节点，所述栅极节点连接到所述源极跟随器晶体管的栅极节点，并且所述漏极节点耦合到所述控制电流源的输出。
6.根据权利要求3所述的电流镜像电路，其特征在于，还包括：
极化电流源，被配置为提供极化电流；以及
第二开关，耦合在所述极化电流源的输出与所述控制电流源的输出之间。
7.根据权利要求6所述的电流镜像电路，其特征在于，还包括被配置为控制所述电流镜像电路在第一操作模式中和在第二操作模式中的操作的控制电路，在所述第一操作模式中所述第一开关被解除驱动并且所述第二开关被驱动，在所述第二操作模式中所述第一开关被驱动并且所述第二开关被解除驱动。
8.根据权利要求7所述的电流镜像电路，其特征在于，所述控制电路引起所述第二开关从被驱动转换到被解除驱动，并且引起所述第一开关从被解除驱动转换到被驱动。
9.根据权利要求1所述的电流镜像电路，其特征在于，还包括：
第一解码器电路，与所述第一晶体管的源极漏极路径串联连接并且连接到所述第一晶体管的栅极节点；以及
第二解码器电路，与所述第三晶体管的源极漏极路径串联连接并且连接到所述源极跟随器晶体管的栅极节点。
10.根据权利要求1所述的电流镜像电路，其特征在于，还包括耦合在所述第二晶体管的栅极节点与所述电源电压节点之间的第二开关，其中当所述第一开关被解除驱动时所述第二开关被驱动，并且当所述第二开关被解除驱动时所述第一开关被驱动。
11.一种电流镜像电路，其特征在于，包括：
第一晶体管，具有源极节点、栅极节点和漏极节点，其中所述源极节点连接到电源电压节点，并且所述栅极节点连接到所述漏极节点；
第二晶体管，具有源极节点、栅极节点和漏极节点，其中所述源极节点连接到所述电源电压节点；
第一开关，将所述第二晶体管的栅极节点耦合到所述第一晶体管的栅极节点；
第三晶体管，具有源极节点、栅极节点和漏极节点，其中所述源极节点连接到所述电源电压节点，并且所述栅极节点连接到所述第一晶体管的栅极节点；以及
源极跟随器晶体管，具有源极节点、栅极节点和漏极节点，其中所述源极节点连接到所述第一晶体管和所述第三晶体管的连接的栅极节点，并且所述栅极节点连接到所述第三晶体管的漏极节点。
12.根据权利要求11所述的电流镜像电路，其特征在于，还包括被配置为向所述第一晶体管的漏极节点提供输入电流的输入电流源。
13.根据权利要求11所述的电流镜像电路，其特征在于，还包括被配置为向所述第三晶体管的漏极节点提供控制电流的控制电流源。
14.根据权利要求13所述的电流镜像电路，其特征在于，还包括电容器，所述电容器具有耦合到所述源极跟随器晶体管的栅极节点的第一端子和耦合到所述控制电流源的输出的第二端子。
15.根据权利要求13所述的电流镜像电路，其特征在于，还包括具有源极节点、栅极节点和漏极节点的第四晶体管，其中所述源极节点连接到所述第一晶体管和所述第三晶体管的连接的栅极节点，所述栅极节点连接到所述源极跟随器晶体管的栅极节点，并且所述漏极节点耦合到所述控制电流源的输出。
16.根据权利要求13所述的电流镜像电路，其特征在于，还包括：
极化电流源，被配置为提供极化电流；以及
第二开关，耦合在所述极化电流源的输出与所述控制电流源的输出之间。
17.根据权利要求16所述的电流镜像电路，其特征在于，还包括被配置为控制所述电流镜像电路在第一操作模式中和在第二操作模式中的操作的控制电路，在所述第一操作模式中所述第一开关被解除驱动并且所述第二开关被驱动，在所述第二操作模式中所述第一开关被驱动并且所述第二开关被解除驱动。
18.根据权利要求17所述的电流镜像电路，其特征在于，在引起所述第一开关从被解除驱动转换到被驱动之前，所述控制电路引起所述第二开关从被驱动转换到被解除驱动。
19.根据权利要求11所述的电流镜像电路，其特征在于，还包括：
第一解码器电路，与所述第一晶体管的源极漏极路径串联连接并且连接到所述第一晶体管的栅极节点；以及
第二解码器电路，与所述第三晶体管的源极漏极路径串联连接并且连接到所述源极跟随器晶体管的栅极节点。
20.根据权利要求11所述的电流镜像电路，其特征在于，还包括耦合在所述第二晶体管的栅极节点与所述电源电压节点之间的第二开关，其中当所述第一开关被解除驱动时所述第二开关被驱动，并且当所述第二开关被解除驱动时所述第一开关被驱动。
21.一种电流镜像电路，其特征在于，包括：
输入晶体管；输出晶体管；
其中所述输入晶体管的源极和所述输出晶体管的源极连接到电源电压节点；
开关，将所述输入晶体管的栅极耦合到所述输出晶体管的栅极；
第一电流源，被耦合以向所述输入晶体管提供输入电流；
复制晶体管，具有连接到所述电源电压节点的源极和在镜像节点处连接到所述输入晶体管的栅极的栅极；
第二电流源，被耦合以向所述复制晶体管提供复制电流；
源极跟随器晶体管，具有连接到所述镜像节点的源极和连接到所述复制晶体管的漏极的栅极；以及
控制电路，被配置为驱动所述开关导致在所述输出晶体管的栅极与所述镜像节点之间发生电荷共享，所述源极跟随器晶体管响应于所述电荷共享而导通以便对所述镜像节点放电。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/397,137 | 2017-01-03 | ||
| US15/397,137 US9921598B1 (en) | 2017-01-03 | 2017-01-03 | Analog boost circuit for fast recovery of mirrored current |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208271055U true CN208271055U (zh) | 2018-12-21 |
Family
ID=61600271
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810002884.2A Active CN108279732B (zh) | 2017-01-03 | 2018-01-02 | 用于镜像电流的快速恢复的模拟升压电路 |
| CN201820003659.6U Withdrawn - After Issue CN208271055U (zh) | 2017-01-03 | 2018-01-02 | 电流镜像电路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810002884.2A Active CN108279732B (zh) | 2017-01-03 | 2018-01-02 | 用于镜像电流的快速恢复的模拟升压电路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US9921598B1 (zh) |
| CN (2) | CN108279732B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108279732A (zh) * | 2017-01-03 | 2018-07-13 | 意法半导体股份有限公司 | 用于镜像电流的快速恢复的模拟升压电路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11789481B2 (en) * | 2021-08-10 | 2023-10-17 | Psemi Corporation | Current mirror pre-bias for increased transition speed |
| CN115248341A (zh) * | 2022-04-08 | 2022-10-28 | 杰华特微电子股份有限公司 | 开关器件的电流检测电路及应用其的开关电源 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175533A (en) * | 1991-01-24 | 1992-12-29 | Texas Instruments Incorporated | TO-CMOS buffers, comparators, folded cascode amplifiers, systems and methods |
| EP0884825B1 (en) * | 1997-05-14 | 2003-12-17 | Toyota Jidosha Kabushiki Kaisha | Stator for electric motor |
| IT1319597B1 (it) * | 2000-12-20 | 2003-10-20 | St Microelectronics Srl | Sistema di lettura di una cella di memoria |
| EP1489622B1 (en) * | 2003-06-16 | 2007-08-15 | STMicroelectronics S.r.l. | Writing circuit for a phase change memory device |
| DE102006017989B4 (de) * | 2006-04-07 | 2008-05-08 | Atmel Germany Gmbh | Schneller CMOS-Stromspiegel |
| US7782695B2 (en) * | 2007-01-12 | 2010-08-24 | Atmel Corporation | Compensated current offset in a sensing circuit |
| IT1393759B1 (it) * | 2008-07-28 | 2012-05-08 | Stmicroelectronics Rousset | Dispositivo di programmazione di una cella di memoria pcm con scarica di capacita' e metodo per la programmazione di una cella di memoria pcm |
| ITTO20080647A1 (it) * | 2008-08-29 | 2010-02-28 | St Microelectronics Srl | Decodificatore di colonna per dispositivi di memoria non volatili, in particolare del tipo a cambiamento di fase |
| US8373491B2 (en) * | 2010-09-30 | 2013-02-12 | St-Ericsson Sa | Switched current mirror with good matching |
| CN102999081B (zh) * | 2011-09-16 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 一种电流镜像电路 |
| CN102890522B (zh) * | 2012-10-24 | 2014-10-29 | 广州润芯信息技术有限公司 | 一种电流基准电路 |
| JP5933466B2 (ja) * | 2013-02-15 | 2016-06-08 | パナソニック株式会社 | 電流出力回路および無線通信装置 |
| US9431111B2 (en) * | 2014-07-08 | 2016-08-30 | Ememory Technology Inc. | One time programming memory cell, array structure and operating method thereof |
| US9921598B1 (en) * | 2017-01-03 | 2018-03-20 | Stmicroelectronics S.R.L. | Analog boost circuit for fast recovery of mirrored current |
-
2017
- 2017-01-03 US US15/397,137 patent/US9921598B1/en active Active
-
2018
- 2018-01-02 CN CN201810002884.2A patent/CN108279732B/zh active Active
- 2018-01-02 CN CN201820003659.6U patent/CN208271055U/zh not_active Withdrawn - After Issue
- 2018-02-02 US US15/887,323 patent/US10139850B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108279732A (zh) * | 2017-01-03 | 2018-07-13 | 意法半导体股份有限公司 | 用于镜像电流的快速恢复的模拟升压电路 |
| CN108279732B (zh) * | 2017-01-03 | 2020-09-01 | 意法半导体股份有限公司 | 用于镜像电流的快速恢复的模拟升压电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180188763A1 (en) | 2018-07-05 |
| US10139850B2 (en) | 2018-11-27 |
| CN108279732A (zh) | 2018-07-13 |
| CN108279732B (zh) | 2020-09-01 |
| US9921598B1 (en) | 2018-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208271055U (zh) | 电流镜像电路 | |
| KR101529974B1 (ko) | 스위칭 가변 저항부를 구비한 반도체 집적회로 | |
| TWI394024B (zh) | 電源供應器控制器以及用於其之方法 | |
| CN205544976U (zh) | Ac/dc转换器 | |
| CN101087107A (zh) | 电源电路 | |
| CN104917376B (zh) | Dc/dc转换器 | |
| CN108429445B (zh) | 一种应用于电荷泵的软启动电路 | |
| TW201206036A (en) | Charge pump with glitchless terminal currents | |
| US10686377B1 (en) | Start-up method and apparatus for boost converters | |
| CN105549673A (zh) | 双模切换式ldo电路 | |
| KR101295777B1 (ko) | 차지 펌핑 회로 | |
| WO2007034384A3 (en) | Single threshold and single conductivity type logic | |
| CN101662271A (zh) | 一种开关电容电路及其负反馈电路 | |
| CN107947539A (zh) | 开关电源驱动供电电路及开关电源 | |
| CN103187951B (zh) | 用于生成斜坡信号的全集成电路 | |
| WO2023134381A1 (zh) | 开关电源电路及终端设备 | |
| JP3509953B2 (ja) | 電圧増倍器 | |
| KR20140116807A (ko) | 반도체 디바이스 구동회로 및 반도체 디바이스 구동장치 | |
| CN208924110U (zh) | 负电荷泵电路 | |
| CN104283526B (zh) | 包括加速元件的电路 | |
| CN106505849A (zh) | 一种时间可控的线性软启动电路 | |
| US7142041B2 (en) | Controlled active shutdown of charge pump | |
| JP4520998B2 (ja) | 充電昇圧器を伴うパルス電流源回路 | |
| JP2012109916A (ja) | 負荷駆動回路 | |
| CN108768356B (zh) | 一种上电自锁控制电路和电源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20181221 Effective date of abandoning: 20200901 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20181221 Effective date of abandoning: 20200901 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |