CN208142189U - 一种沟槽mos肖特基势垒二极管版图结构 - Google Patents

Abstract

本实用新型公开了一种沟槽MOS肖特基势垒二极管版图结构，包括由下至上的N+衬底、N外延层以及N外延层上的沟槽结构，所述沟槽结构包括元胞区沟槽结构以及围绕所述元胞区沟槽结构的终端区沟槽结构，所述元胞区沟槽结构包括若干独立的环形沟槽，且环形沟槽平行排列成一排。本实用新型可以保证沟槽刻蚀过程中的深度、宽度、形貌以及多晶刻蚀后的剩余厚度、宽度、表面形貌一致性，有效降低生产成本，并提高产品的良品率。

Description

一种沟槽MOS肖特基势垒二极管版图结构

技术领域

本实用新型涉及半导体技术领域，具体涉及一种沟槽MOS肖特基势垒二极管版图结构。

背景技术

肖特基势垒二极管是以其实用新型人肖特基博士命名的，SBD不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，SBD也称为金属－半导体(接触)二极管或表面势垒二极管，它是一种单载流子二极管。

当前，沟槽MOS肖特基势垒二极管的加工成产中需要多次加工工艺，其中最重要的两步分别为沟槽刻蚀以及去除沟槽填充后多余的多晶硅。沟槽刻蚀通常采用干法刻蚀工艺，除去多余的多晶硅可以采用干法刻蚀或者化学机械抛光。但是化学机械抛光对生产线设备的要求极高，且采用该方案需要适当增加终止层厚度，该方案导致生产成本增加。因此，大规模生产多采用干法刻蚀除去多余的多晶硅，可以说干法刻蚀对产品的性能以及可靠性起到决定性的作用。然而，干法刻蚀过程中存在多种微负载效应，版图中不同的线宽、不同的间距会导致刻蚀后的沟槽深度、宽度、形貌产生明显影响，同时也会导致刻蚀后的多晶硅宽度、剩余厚度、表面形貌产生变化。

如图1是传统的沟槽MOS肖特基势垒二极管版图结构示意图，由于元胞区的沟槽与终端区沟槽直接相连，如元胞区沟槽与终端区沟槽的宽度均为a，则连接处的公称直径为1.25a，不同的线宽导致干法刻蚀过程中产生微负载效应，并且影响刻蚀后的多晶硅宽度、剩余厚度、表面形貌，提高了生产成本，并且影响了产品的良品率。

实用新型内容

本实用新型的目的在于提供一种沟槽MOS肖特基势垒二极管版图结构，该版图结构可以保证沟槽刻蚀过程中的深度、宽度、形貌以及多晶刻蚀后的剩余厚度、宽度、表面形貌一致性，有效降低生产成本，并提高产品的良品率。

为了实现上述目的，本实用新型的技术方案是：

一种沟槽MOS肖特基势垒二极管版图结构，包括由下至上的N+衬底、N外延层以及N外延层上的沟槽结构，所述沟槽结构包括元胞区沟槽结构以及围绕所述元胞区沟槽结构的终端区沟槽结构，所述元胞区沟槽结构包括若干独立的环形沟槽，且环形沟槽平行排列成一排。

与现有技术相比，本实用新型的有益效果是：

本实用新型在元胞区内设置独立的环形沟槽，环形沟槽平行排列呈一排，环形沟槽相互独立之间不接触，并且环形沟槽不与终端区沟槽结构接触，使得整个版图结构无连接点，沟槽的宽度处处相等，因此在刻蚀过程中不存在负载效应，可以保证沟槽刻蚀过程中的深度、宽度、形貌以及多晶刻蚀后的剩余厚度、宽度、表面形貌一致性，从而降低生产成本，提高良品率。

本实用新型的进一步改进方案如下：

进一步的，所述环形沟槽彼此之间的间距相同。

通过上述方案，保证元胞区内环形沟槽依次均匀排布，从而也控制填充后的多晶硅之间的间距，避免出现负载效应，保证产品性能，有利于大规模工业生产和提高良品率。

进一步的，所述环形沟槽彼此之间的间距与环形沟槽的内径宽度相同。

通过上述方案，保证环形沟槽的一边沟槽与两侧的沟槽距离相同，控制了元胞区沟槽的密度，避免出现负载效应，保证产品性能，有利于大规模工业生产和提高良品率。

进一步的，所述环形沟槽彼此之间的间距和环形沟槽与终端区沟槽结构的间距相同。

通过上述方案，控制环形沟槽与终端区之间的间距，用利于控制元胞区的面积和沟槽密度，避免出现负载效应，保证产品性能，有利于大规模工业生产和提高良品率。

进一步的，所述环形沟槽的宽度为0.35-5.0μm。

进一步的，所述环形沟槽彼此之间的间距为0.5-10.0μm。

进一步的，所述终端区沟槽结构包括若干环绕所述元胞区沟槽结构的环形封闭沟槽，且环形封闭沟槽彼此之间的间距相同。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。

图1是传统的沟槽MOS肖特基势垒二极管版图结构示意图。

图2是本实用新型的实施例的结构示意图。

图中所示:

1、元胞区沟槽结构；101、环形沟槽；

2、终端沟槽结构；201、环形封闭沟槽；

a、沟槽宽度；b、相邻环形沟槽间距；c、环形沟槽内径宽度；d、环形沟槽与终端区沟槽结构间距。

具体实施方式

下面将结合附图对本实用新型技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，因此只作为示例，而不能以此来限制本实用新型的保护范围。

需要注意的是，除非另有说明，本申请使用的技术术语或者科学术语应当为本实用新型所属领域技术人员所理解的通常意义。

在本申请的描述中，需要理解的是，术语“长度”、“宽度”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

图1是传统的沟槽MOS肖特基势垒二极管版图结构示意图。

图2是本实用新型的实施例的结构示意图。

实施例：

如图2所示，本实施例提供的一种沟槽MOS肖特基势垒二极管版图结构，包括由下至上的N+衬底、N外延层以及N外延层上的沟槽结构。

沟槽结构包括元胞区沟槽结构1以及围绕元胞区沟槽结构1的终端区沟槽结构2。

元胞区沟槽结构1包括五个独立的环形沟槽101，且环形沟槽101平行排列成一排。

终端区沟槽结构2包括五条环绕元胞区沟槽结构1的环形封闭沟槽201，且环形封闭沟槽201彼此之间的间距相同。

环形沟槽101和环形封闭沟槽201的宽度均为0.5μm。

环形沟槽101彼此之间的间距b相同，且均为2μm。

环形沟槽101的内径宽度c与b相同，也为2μm。

环形沟槽101与终端区沟槽结构2之间的间距d与b相同，也为2μm。

本实施例元胞区沟槽结构1包括五条独立的环形沟槽101，环形沟槽101平行排列呈一排，环形沟槽101相互独立之间不接触，并且环形沟槽101不与终端区沟槽结构2接触，使得整个版图结构无连接点，沟槽的宽度处处相等，因此在刻蚀过程中不存在负载效应，可以保证沟槽刻蚀过程中的深度、宽度、形貌以及多晶刻蚀后的剩余厚度、宽度、表面形貌一致性，从而降低生产成本，提高良品率。

本实施例环形沟槽彼此之间的间距b相同，且环形沟槽彼此之间的间距b与环形沟槽的内径宽度c相同，环形沟槽彼此之间的间距b和环形沟槽与终端区沟槽结构的间距d相同，保证了沟槽之间间距，避免出现负载效应，控制了元胞区的面积和沟槽密度，保证了产品性能，同时液有利于大规模工业生产和提高良品率。

本实施例结构可通过以下步骤实现：

步骤1：在N+衬底上形成N外延层；

步骤2：在N外延层上通过氧化、光刻、刻蚀形成沟槽区域；

步骤3：在N外延层上通过氧化、多晶硅填充、多晶硅刻蚀、淀积氧化层、光刻、刻蚀等工序形成接触孔区；

步骤4：在接触孔区通过淀积势垒金属层、快速热退火、合金、去除多余势垒金属层、淀积正面多层金属、光刻、刻蚀等工序形成正面多层金属电极；

步骤5：在金属层以及氧化层上方通过淀积保护层(可以是SiO2、Si3N4、富氧多晶硅、富氮多晶硅、聚酰亚胺、氧化铝等中的一种或多种)、光刻、刻蚀等工序形成压焊区。

对比例：

如图1所示，传统的沟槽MOS肖特基势垒二极管版图结构示意图的元胞区和终端区的沟槽宽度相同均为a。

然而元胞区沟槽与终端区沟槽相连处的公称直径达到了1.25a，不同的沟槽宽度导致了干法刻蚀过程中产生微负载效应，并且影响刻蚀后的多晶硅宽度、剩余厚度、表面形貌，提高了生产成本，并且影响了产品的良品率。

本实用新型的说明书中，说明了大量具体细节。然而，能够理解，本实用新型的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围，其均应涵盖在本实用新型的权利要求和说明书的范围当中。

Claims (7)

1.一种沟槽MOS肖特基势垒二极管版图结构，包括由下至上的N+衬底、N外延层以及N外延层上的沟槽结构，其特征在于，所述沟槽结构包括元胞区沟槽结构以及围绕所述元胞区沟槽结构的终端区沟槽结构，所述元胞区沟槽结构包括若干独立的环形沟槽，且环形沟槽平行排列成一排。

2.根据权利要求1所述的一种沟槽MOS肖特基势垒二极管版图结构，其特征在于，所述环形沟槽彼此之间的间距相同。

3.根据权利要求2所述的一种沟槽MOS肖特基势垒二极管版图结构，其特征在于，所述环形沟槽彼此之间的间距与环形沟槽的内径宽度相同。

4.根据权利要求1至3任一所述的一种沟槽MOS肖特基势垒二极管版图结构，其特征在于，所述环形沟槽彼此之间的间距和环形沟槽与终端区沟槽结构的间距相同。

5.根据权利要求1所述的一种沟槽MOS肖特基势垒二极管版图结构，其特征在于，所述环形沟槽的宽度为0.35-5.0μm。

6.根据权利要求1所述的一种沟槽MOS肖特基势垒二极管版图结构，其特征在于，所述环形沟槽彼此之间的间距为0.5-10.0μm。

7.根据权利要求1所述的一种沟槽MOS肖特基势垒二极管版图结构，其特征在于，所述终端区沟槽结构包括若干环绕所述元胞区沟槽结构的环形封闭沟槽，且环形封闭沟槽彼此之间的间距相同。