CN208045507U - 一种氧化锌薄膜晶体管 - Google Patents
一种氧化锌薄膜晶体管 Download PDFInfo
- Publication number
- CN208045507U CN208045507U CN201820601926.XU CN201820601926U CN208045507U CN 208045507 U CN208045507 U CN 208045507U CN 201820601926 U CN201820601926 U CN 201820601926U CN 208045507 U CN208045507 U CN 208045507U
- Authority
- CN
- China
- Prior art keywords
- zinc oxide
- layer
- metal electrode
- film transistor
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种氧化锌薄膜晶体管,为多层薄膜复合结构,由下至上依次包括衬底层、栅极、绝缘栅介质层、氧化锌有源层、隔绝层;所述栅极内嵌于绝缘栅介质层内;隔绝层的下端内嵌于氧化锌有源层,则氧化锌有源层的中部厚度比两侧的厚度薄,从而形成三个区域,分别是位于氧化锌有源层两侧的源极区和漏极区,及位于源极区和漏极区中间的沟道区,隔绝层位于沟道区上;源极区上设有源极金属电极,漏极区上设有漏极金属电极,源极区与源极金属电极之间和漏极区与漏极金属电极之间均设有掺杂层。本实用新型采用氧化锌有源层,能提升晶体管的开关电流比;能进一步降低关态电流;间接提升氧化锌有源层设计的薄膜晶体管的开关电流比。
Description
技术领域
本实用新型涉及电子元器件技术领域,具体为一种氧化锌薄膜晶体管。
背景技术
薄膜晶体管(TFT)是平板显示技术领域的关键部件,上世纪硅基薄膜晶体管一直是平板显示有源驱动的主流核心技术。随着平板显示技术的快速发展,非晶硅TFT由于低迁移率(0.5-1.0cm2/Vs)在高分辨率显示方面受到限制。多晶硅TFT虽具有较高的迁移率,但具有工艺复杂、制作成本昂贵、大面积难以实现等缺点而制约其市场空间。更重要的是,硅为窄能隙半导体,硅基TFT对可见光敏感,光照条件下器件性能发生明显的变化,因此,在平板显示中需要引入黑矩阵,这不仅增加了制备工艺的复杂度,而且降低了显示器件的开口率。
为了进一步提高薄膜晶体管的性能,解决黑矩阵、开口率、亮度等问题,采用宽能隙透明半导体材料作为薄膜晶体管的有源层是一种最有可能的解决方案。氧化锌基薄膜晶体管具有相对高的迁移率、低功耗、环境友好、可见光透明、低温工艺等诸多优势,在透明电子器件、液晶显示、太阳能电池、触摸屏、薄膜晶体管、有机发光二极管、柔性显示、电子纸等诸多领域具有广阔的应用前景。
因此,近年来以氧化锌为代表的氧化物薄膜晶体管已成为半导体技术领域研究的新热点。而目前氧化锌薄膜晶体管的一个主要问题是生成的半导体沟道层往往具有较高的载流子浓度,使得器件的关态电流偏高,开关电流比较低。
实用新型内容
本实用新型所要解决技术问题是,克服现有技术存在的上述缺陷,提供一种能使器件关态电流偏低的氧化锌薄膜晶体管。
本实用新型解决其技术问题所采用的技术方案是:一种氧化锌薄膜晶体管,为多层薄膜复合结构,由下至上依次包括衬底层、栅极、绝缘栅介质层、氧化锌有源层、隔绝层;所述栅极内嵌于绝缘栅介质层内;所述隔绝层的下端内嵌于氧化锌有源层,则氧化锌有源层的中部厚度比两侧的厚度薄,从而形成三个区域,分别是位于氧化锌有源层两侧的源极区和漏极区,及位于源极区和漏极区中间的沟道区,所述隔绝层位于沟道区上;所述源极区上设有源极金属电极,所述漏极区上设有漏极金属电极,所述源极区与源极金属电极之间和漏极区与漏极金属电极之间均设有掺杂层。
进一步,所述绝缘栅介质层为双层结构,包括下层的氧化硅绝缘栅介质层和上层的氮化硅绝缘栅介质层,所述栅极内嵌于氧化硅绝缘栅介质层内,所述氮化硅绝缘栅介质设于氧化锌有源层的底部。
进一步,所述掺杂层为源极金属电极和漏极金属电极的下表面使用离子轰击方法获得,在沟道区的两侧进行金属离子轰击,能够增强作为电极的金属与氧化锌有源层的晶间结合致密程度,比镀层工艺结合深度更深,也就能够降低界面层间的电子势垒。
进一步,所述源极金属电极和漏极金属电极为AL、Cu或二者合金的金属电极。
进一步,所述绝缘栅介质层的材质为氮化硅、氧化铪、氧化铝、氧化钽其中的一种,绝缘效果良好。
进一步,所述绝缘栅介质的厚度为10-300纳米。
进一步,所述衬底层的材质为玻璃、聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)和聚酰亚胺(PI)基板的一种。
与现有技术相比,本实用新型结构简单,制造成本低;采用氧化锌有源层,氧化锌有源层的中部厚度比两侧的厚度薄,从而形成三个区域,分别是位于氧化锌有源层两侧的源极区和漏极区,及位于源极区和漏极区中间的沟道区,使得中部沟道区的载流子含量较源极区和漏极区少,能显著的降低关态电流,且提升晶体管的开关电流比;绝缘栅介质层为双层结构,使得栅极与沟道区的绝缘效果更为优越,能进一步降低关态电流;间接提升氧化锌有源层设计的薄膜晶体管的开关电流比。
附图说明
图1为本实用新型整体结构示意图;
图中:1-衬底层、2-栅极、3-绝缘栅介质层、3a-氧化硅绝缘栅介质层、3b-氮化硅绝缘栅介质层、4a-源极区、4b-漏极区、4c-沟道区、4-氧化锌有源层、5-掺杂层、6-漏极金属电极、7-隔绝层、8-源极金属电极。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。
如图1所示,本实施例薄膜晶体管为多层薄膜复合结构,由下至上依次包括衬底层1、栅极2、绝缘栅介质层3、氧化锌有源层4、隔绝层7;栅极2内嵌于绝缘栅介质层3内;隔绝层7的下端内嵌于氧化锌有源层4,则氧化锌有源层4的中部厚度比两侧的厚度薄,从而形成三个区域,分别是位于氧化锌有源层4两侧的源极区4a和漏极区4b,及位于源极区4a和漏极区4b中间的沟道区4c,隔绝层7位于沟道区4c上,在沟道区4c的两侧进行金属离子轰击,能够大大增强作为电极的金属与氧化锌有源层4的晶间结合致密程度,相对于镀层工艺结合深度更深,也就能够大为降低界面层间的电子势垒。
源极区4a上设有源极金属电极,漏极区4b上设有漏极金属电极8,源极区4a与源极金属电极6之间和漏极区4b与漏极金属电极之间均设有掺杂层5,源极金属电极8和漏极金属电极6的金属元素在氧化锌有源层4中的扩散,降低了源极金属电极8和漏极金属电极6与氧化物有源层4的接触电阻,也降低了源极金属电极8和漏极金属电极6的总串联电阻,有利于提高开态电流。
绝缘栅介质层3为双层结构,包括下层的氧化硅绝缘栅介质层3a和上层的氮化硅绝缘栅介质层3b,降低氧化锌薄膜晶体管的关态电流;栅极2内嵌于氧化硅绝缘栅介质层内3a,氮化硅绝缘栅介质3b设于氧化锌有源层4的底部。
掺杂层5为源极金属电极8和漏极金属电极6的下表面使用离子轰击方法获得,在沟道区4c的两侧进行金属离子轰击,能够增强作为电极的金属与氧化锌有源层4的晶间结合致密程度,比镀层工艺结合深度更深,也就能够降低界面层间的电子势垒。
源极金属电极8和漏极金属电极6为AL、Cu或二者合金的金属电极,容易与氧化物半导体层结合而降低电子势垒。
绝缘栅介质层3的材质为氮化硅、氧化铪、氧化铝、氧化钽其中的一种,绝缘效果良好。
绝缘栅介质层3的厚度为10-300纳米,能够获得较小的关态电流;绝缘栅介质层3的厚度与绝缘栅介质层3生成过程中的致密程度和缺陷度有很大的关系。
衬底层1的材质为玻璃、聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)和聚酰亚胺(PI)基板的一种。
本实施例薄膜晶体管的制造过程是:
步骤1:将多次超声清洗过的衬底表面通过磁控溅射生长出一层50~100纳米厚的导电薄膜(可为ITO等透明导电薄膜或者金属Al,Cr,Mo),然后刻蚀形成栅极2。
步骤2:采用等离子体增强化学气相沉积法(PECVD法)在衬底层1和栅极2表面生长出50~200纳米厚的二氧化硅薄膜,形成氧化硅绝缘栅介质层3a。
步骤3:再采用等离子体增强化学气相沉积法(PECVD法)在已经生成的氧化硅绝缘栅介质层3a表面生长30-80纳米厚的氮化硅薄膜,形成氮化硅绝缘栅介质层3b。
步骤4:采用磁控溅射法在绝缘栅介质层3上淀积一层30~50纳米厚的未掺杂的氧化锌薄膜形成氧化锌有源层4,使用湿式刻蚀技术形成中部凹陷的沟道区4c;按照标准工艺生长一层钝化介质层作为隔绝层7,并使中部沟道填平,再将沟道表面的钝化介质层蚀刻使沟道两侧的氧化锌有源层4裸露。
步骤5:采用离子注入技术对导电沟道两侧的氧化锌有源层4的进行Al离子注入。采用真空镀膜在AL离子注入后的氧化锌有源层5和钝化介质层表面上生长一层100~300纳米厚的Al膜,然后刻蚀形成源极金属电极8和漏极金属电极6。
步骤6:在氮气气氛中于150~250℃进行退火处理。如果源极金属电极8和漏极金属电极6采用的是Cu等其他金属,那么相应的调整其注入的金属离子即可。
以上所述,仅为本实用新型较佳的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型的技术范围内,根据本实用新型的技术方案及其构思加以等同替换或改变,都应涵盖在本实用新型的保护范围中。
Claims (7)
1.一种氧化锌薄膜晶体管,为多层薄膜复合结构,其特征在于:由下至上依次包括衬底层、栅极、绝缘栅介质层、氧化锌有源层、隔绝层;所述栅极内嵌于绝缘栅介质层内;所述隔绝层的下端内嵌于氧化锌有源层,则氧化锌有源层的中部厚度比两侧的厚度薄,从而形成三个区域,分别是位于氧化锌有源层两侧的源极区和漏极区,及位于源极区和漏极区中间的沟道区,所述隔绝层位于沟道区上;所述源极区的上表面连接有源极金属电极,所述漏极区上表面连接有漏极金属电极,所述源极区与源极金属电极之间和漏极区与漏极金属电极之间均设有掺杂层。
2.根据权利要求1所述的氧化锌薄膜晶体管,其特征在于:所述绝缘栅介质层为双层结构,包括下层的氧化硅绝缘栅介质层和上层的氮化硅绝缘栅介质层,所述栅极内嵌于氧化硅绝缘栅介质层内,所述氮化硅绝缘栅介质设于氧化锌有源层的底部。
3.根据权利要求1或2所述的氧化锌薄膜晶体管,其特征在于:所述掺杂层为源极金属电极和漏极金属电极的下表面使用离子轰击方法获得。
4.根据权利要求3所述的氧化锌薄膜晶体管,其特征在于:所述源极金属电极和漏极金属电极为AL、Cu或二者合金的金属电极。
5.根据权利要求4所述的氧化锌薄膜晶体管,其特征在于:所述绝缘栅介质层的材质为氮化硅、氧化铪、氧化铝、氧化钽其中的一种。
6.根据权利要求5所述的氧化锌薄膜晶体管,其特征在于:所述绝缘栅介质的厚度为10-300纳米。
7.根据权利要求6所述的氧化锌薄膜晶体管,其特征在于:所述衬底层的材质为玻璃、聚对苯二甲酸乙二醇酯(PET)、聚乙烯(PE)和聚酰亚胺(PI)基板的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820601926.XU CN208045507U (zh) | 2018-04-25 | 2018-04-25 | 一种氧化锌薄膜晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820601926.XU CN208045507U (zh) | 2018-04-25 | 2018-04-25 | 一种氧化锌薄膜晶体管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208045507U true CN208045507U (zh) | 2018-11-02 |
Family
ID=63927995
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820601926.XU Active CN208045507U (zh) | 2018-04-25 | 2018-04-25 | 一种氧化锌薄膜晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208045507U (zh) |
-
2018
- 2018-04-25 CN CN201820601926.XU patent/CN208045507U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10403757B2 (en) | Top-gate self-aligned metal oxide semiconductor TFT and method of making the same | |
CN104900654B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
WO2018010214A1 (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
US20120181533A1 (en) | Thin film transistor array panel | |
CN106910748A (zh) | 一种阵列基板、显示装置及其制作方法 | |
CN103346089B (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
KR101694270B1 (ko) | 고속전자센서용 기판 및 그 제조방법 | |
CN102347368A (zh) | 晶体管、制造晶体管的方法及包括晶体管的平板显示器 | |
KR20160073923A (ko) | 박막트랜지스터 어레이 기판 | |
US8748222B2 (en) | Method for forming oxide thin film transistor | |
CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
CN105006487A (zh) | 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法 | |
CN106783628A (zh) | 薄膜晶体管的制作方法、薄膜晶体管及显示器 | |
CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
CN110416087A (zh) | 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法 | |
WO2020118988A1 (zh) | 显示面板及其制作方法 | |
WO2018201560A1 (zh) | 金属氧化物tft器件及其制作方法 | |
CN105932032A (zh) | 一种阵列基板及其制备方法 | |
CN106356306A (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
CN111785740A (zh) | 一种薄膜晶体管阵列基板及显示装置 | |
CN103050412B (zh) | 氧化物薄膜晶体管的制造方法 | |
CN104952935B (zh) | 一种薄膜晶体管结构及其制备方法 | |
CN105977306A (zh) | 一种自对准薄膜晶体管及其制备方法 | |
US20230387242A1 (en) | Thin film transistor and method of manufactruting thin film transistor | |
CN208045507U (zh) | 一种氧化锌薄膜晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |