CN207925479U - 一种新型triple resurf ldmos - Google Patents
一种新型triple resurf ldmos Download PDFInfo
- Publication number
- CN207925479U CN207925479U CN201820105024.7U CN201820105024U CN207925479U CN 207925479 U CN207925479 U CN 207925479U CN 201820105024 U CN201820105024 U CN 201820105024U CN 207925479 U CN207925479 U CN 207925479U
- Authority
- CN
- China
- Prior art keywords
- buried layer
- region
- layer
- doping type
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型公开了一种新型TRIPLE RESURF LDMOS,涉及开关管技术领域,包括:重掺杂衬底和设置在所述重掺杂衬底上的轻掺杂外延层,所述轻掺杂外延层上设有漂移区,所述漂移区上从左到右依次设有掺杂浓度递减的第一埋层、第二埋层和第三埋层,所述第一埋层、第二埋层和第三埋层的上方还设有氧化槽,所述重掺杂衬底、轻掺杂外延层、第一埋层、第二埋层和第三埋层均填充有第一掺杂类型,所述漂移区填充有第二掺杂类型。本实用新型提高了击穿电压,从而提高了TRIPLE RESURF LDMOS的可靠性。
Description
技术领域
本实用新型涉及开关管技术领域,特别涉及一种新型TRIPLE RESURF LDMOS。
背景技术
LDMOS(横向双扩散金属氧化物半导体,Lateral double-diffused MOStransistors)器件是一种良好的半导体,满足了高耐压,实现了功率控制等方面的要求。LDMOS是DMOS的一种,LDMOS作为一种近似于传统的场效应晶体管(FET)器件的一种场效应晶体器件,主要包括在半导体衬底上形成沟道区域所分隔的源漏区域,并依次于沟道区域上方形成栅电极。
现有的TRIPLE RESURF LDMOS结构中,将一定浓度的埋层处于漂移区中,并将漂移区分为上下两个部分,所以在纵方向上漂移区由埋层和其上部的漂移区,埋层和其下部的漂移区以及漂移区和外延层构成的三个PN结来辅助耗尽,在提高击穿电压的同时可以提高漂移区的浓度,降低导通电阻。
但上述TRIPLE RESURF LDMOS结构中,若埋层的浓度过高,就会使漏端附近表面附加电场增加,易使漏端发生击穿;若埋层的浓度过低,就会使导通电阻增大且辅助耗尽也会受到影响,从而导致TRIPLE RESURF LDMOS的可靠性降低。
发明内容
有鉴于此,本实用新型提供一种新型TRIPLE RESURF LDMOS,其提高了击穿电压,从而提高了TRIPLE RESURF LDMOS的可靠性。
本实用新型通过以下技术手段解决上述问题:
本实用新型的一种新型TRIPLE RESURF LDMOS,包括:重掺杂衬底和设置在所述重掺杂衬底上的轻掺杂外延层,所述轻掺杂外延层上设有漂移区,所述漂移区上从左到右依次设有掺杂浓度递减的第一埋层、第二埋层和第三埋层,所述第一埋层、第二埋层和第三埋层的上方还设有氧化槽,所述重掺杂衬底、轻掺杂外延层、第一埋层、第二埋层和第三埋层均填充有第一掺杂类型,所述漂移区填充有第二掺杂类型。
进一步,所述轻掺杂外延层上还设有沟道区和重掺杂区,所述重掺杂区设置在所述沟道区的左侧,所述沟道区上还设有填充有所述第二掺杂类型的源区,所述源区设置在所述重掺杂区的右侧,且所述源区上设有源极金属区;所述漂移区上还设有填充有第二掺杂类型的漏区,所述漏区设置在所述氧化槽的右侧,且所述漏区上设有漏极金属区;所述沟道区上方设有栅区和绝缘介质层,所述氧化槽的上端与所述绝缘介质层接触。
进一步,所述氧化槽周围覆盖有U型通道,所述绝缘介质层内设有偏置预设电位的电极,所述U型通道填充有第二掺杂类型。
进一步,所述第一埋层、第二埋层和第三埋层的长度之和小于等于所述漂移区的长度。
进一步,所述氧化槽的长度小于等于所述漂移区的长度,所述氧化槽的宽度小于等于所述漂移区的宽度。
进一步,所述第一埋层的第一掺杂类型的浓度小于所述漂移区的第二掺杂类型的浓度;所述U型通道的第二掺杂类型的浓度大于所述漂移区的第二掺杂类型的浓度。
进一步,所述第一掺杂类型包括P型,所述第二掺杂类型包括N型。
进一步,所述第一掺杂类型包括N型,所述第二掺杂类型包括P型。
本实用新型的一种新型TRIPLE RESURF LDMOS具有以下有益效果:
本实用新型提供了一种新型TRIPLE RESURF LDMOS,在漂移区上从左到右依次设有掺杂浓度递减的第一埋层、第二埋层和第三埋层,使得靠近漏区的第三埋层的掺杂浓度小,远离漏区的第一埋层的掺杂浓度大,这样,当漏区加高压时,第一埋层、第二埋层和第三埋层都会被耗尽,由于靠近漏区的掺杂浓度低,则漏区电场的叠加作用减弱,漏区表面附近的电场相对降低,击穿电压提高,不易击穿;另外,本实用新型在第一埋层、第二埋层和第三埋层的上方还设有氧化槽,因为氧化槽的存在,折叠了漂移区,即改变了漂移区的长度,进一步提高了击穿电压,从而提高了TRIPLE RESURF LDMOS的可靠性。
附图说明
下面结合附图和实施例对本实用新型作进一步描述。
图1为本实用新型的一种新型TRIPLE RESURF LDMOS的结构示意图。
具体实施方式
以下将结合附图对本实用新型进行详细说明,如图1所示:本实施例的一种新型TRIPLE RESURF LDMOS包括重掺杂衬底1和设置在所述重掺杂衬底1上的轻掺杂外延层2,所述轻掺杂外延层2上设有漂移区3,所述漂移区3上从左到右依次设有掺杂浓度递减的第一埋层4、第二埋层5和第三埋层6,所述第一埋层4、第二埋层5和第三埋层6的上方还设有氧化槽7,所述重掺杂衬底1、轻掺杂外延层2、第一埋层4、第二埋层5和第三埋层6均填充有第一掺杂类型,所述漂移区3填充有第二掺杂类型。
进一步的,所述轻掺杂外延层2上还设有第一掺杂类型的沟道区8和重掺杂区9,所述重掺杂区9设置在所述沟道区8的左侧,所述沟道区8上还设有填充有所述第二掺杂类型的源区10,所述源区10设置在所述重掺杂区9的右侧,且所述源区10上设有源极金属区11;所述漂移区3上还设有填充有第二掺杂类型的漏区12,所述漏区12设置在所述氧化槽7的右侧,且所述漏区12上设有漏极金属区13;所述沟道区8上方设有栅区14和绝缘介质层15,所述氧化槽7的上端与所述绝缘介质层15接触。
其中,所述第一掺杂类型包括P型,所述第二掺杂类型包括N型,或者,所述第一掺杂类型包括N型,所述第二掺杂类型包括P型。
作为上述技术方案的进一步改进,所述氧化槽7周围覆盖有U型通道16,所述绝缘介质层15内设有偏置预设电位的电极17,所述U型通道16填充有第二掺杂类型。
具体的,基于横向变掺杂技术,在漂移区3采用离子注入形成第一埋层4、第二埋层5和第三埋层6,使得第一埋层4的第一掺杂类型的浓度大于第二埋层5的第一掺杂类型的浓度,第二埋层5的第一掺杂类型的浓度大于第三埋层6的第一掺杂类型的浓度,即使得靠近漏区12的第三埋层6的第一掺杂类型的浓度小,远离漏区12的第一埋层4的第一掺杂类型的浓度大,这样,当漏区12加高压时,第一埋层4、第二埋层5和第三埋层6都会被耗尽,由于靠近漏区12的掺杂浓度低,则漏区12电场的叠加作用减弱,漏区12表面附近的电场相对降低,击穿电压提高,不易击穿;U型通道16配合漂移区3靠近栅区14上方的绝缘介质层15中偏置预设电位的电极17,折叠了漂移区3的长度,缩短了TRIPLE RESURFLDMOS器件的尺寸,且在漂移区3形成了一条低阻载流子积累层,降低了导通电阻,而电极17的存在又改善了漂移区3的电场分布,提高了击穿电压。
本实施例中,所述第一埋层4、第二埋层5和第三埋层6的长度之和小于所述漂移区3的长度,且第一埋层4、第二埋层5和第三埋层6均位于漏区12与沟道区8之间对应的漂移区3中。
本实施例中,所述氧化槽7的长度小于所述漂移区3的长度,所述氧化槽7的宽度小于所述漂移区3的宽度。
本实施例中,所述第一埋层4的第一掺杂类型的浓度小于所述漂移区3的第二掺杂类型的浓度;所述U型通道16的第二掺杂类型的浓度大于所述漂移区3的第二掺杂类型的浓度。
上述一种新型TRIPLE RESURF LDMOS器件的加工方法包括以下步骤:
步骤一:加工半导体LDMOS;
步骤二:在漂移区3内部采用横向变掺杂技术,利用高能离子机进行离子注入,形成第一埋层4、第二埋层5和第三埋层6,使得靠近漏区12的第三埋层6的掺杂浓度小,远离漏区12的第一埋层4的掺杂浓度大。
具体的,对于NLDMOS来说,采用P型注入,选择硼离子进行第一埋层4、第二埋层5和第三埋层6的注入;对于PLDMOS来说,采用N型注入,选择磷离子进行第一埋层4、第二埋层5和第三埋层6的注入。
步骤三:根据TRIPLE RESURF LDMOS器件的尺寸刻蚀漂移区3,顺着漂移区3刻蚀的三条边先淀积等厚薄层硅,然后注入一定浓度的施主(或受主)离子,最后将二氧化硅淀积到氧化槽7中并将表面平坦化;
步骤四:在半导体表面沉积一个绝缘介质层15,再在该绝缘介质层15上放置一个偏置预设电位的电极17,然后再进行绝缘氧化层的工艺;
步骤五:在源区10和漏区12的表面淀积一层金属,然后快速退火处理,形成硅化物,构成器件的源极金属区11和漏极金属区13,最后进行栅极的形成,最终得到TRIPLERESURF LDMOS器件。
示例性的,假设第一掺杂类型为P型,第二掺杂类型为N型,则正常工作下,源极金属区11接地,漏极金属区13接高压,漂移区3为N型,沟道区8为P型,在沟道区8与漂移区3之间形成一个PN结,而在轻掺杂外延层2和漂移区3也存在一个PN结来耗尽漂移区3。当漏极金属区13加高压时,最容易发生击穿的部位就是沟道区8和漂移区3的PN结表面和漏区12附近,所以本实用新型在漂移区3增加了可以折叠漂移区长度的氧化槽7,并且在氧化槽7周围覆盖了具有重掺杂的U型通道16,并在靠近栅区14上方的绝缘介质层15中偏置预设电位的电极17,在漂移区3形成了一条低阻载流子积累层,降低了导通电阻,而电极17的存在又改善了漂移区3的电场分布,提高了击穿电压。
本实用新型提供了一种新型TRIPLE RESURF LDMOS,在漂移区3上从左到右依次设有掺杂浓度递减的第一埋层4、第二埋层5和第三埋层6,使得靠近漏区12的第三埋层6的掺杂浓度小,远离漏区12的第一埋层4的掺杂浓度大,这样,当漏区12加高压时,第一埋层4、第二埋层5和第三埋层6都会被耗尽,由于靠近漏区12的掺杂浓度低,则漏区12电场的叠加作用减弱,漏区12表面附近的电场相对降低,击穿电压提高,不易击穿;另外,本实用新型在第一埋层4、第二埋层5和第三埋层6的上方还设有氧化槽7,因为氧化槽7的存在,折叠了漂移区3,即改变了漂移区3的长度,进一步提高了击穿电压,从而提高了TRIPLERESURF LDM0S的可靠性;最后,本实用新型在氧化槽7周围覆盖有U型通道16,在绝缘介质层15内设有偏置预设电位的电极17,U型通道16配合漂移区3靠近栅区14上方的绝缘介质层15中偏置预设电位的电极17,在漂移区3形成了一条低阻载流子积累层,降低了导通电阻,而电极17的存在又改善了漂移区3的电场分布,提高了击穿电压。
最后说明的是,以上实施例仅用以说明本实用新型的技术方案而非限制,尽管参照较佳实施例对本实用新型进行了详细说明,本领域的普通技术人员应当理解,可以对本实用新型的技术方案进行修改或者等同替换,而不脱离本实用新型技术方案的宗旨和范围,其均应涵盖在本实用新型的权利要求范围当中。
Claims (8)
1.一种新型TRIPLE RESURF LDMOS,其特征在于:包括:重掺杂衬底(1)和设置在所述重掺杂衬底上的轻掺杂外延层(2),所述轻掺杂外延层(2)上设有漂移区(3),所述漂移区(3)上从左到右依次设有第二掺杂类型且掺杂浓度递减的第一埋层(4)、第二埋层(5)和第三埋层(6),所述第一埋层(4)、第二埋层(5)和第三埋层(6)的上方还设有氧化槽(7),所述重掺杂衬底、轻掺杂外延层、第一埋层、第二埋层和第三埋层均填充有第一掺杂类型,所述漂移区填充有第二掺杂类型。
2.根据权利要求1所述的一种新型TRIPLE RESURF LDMOS,其特征在于:所述轻掺杂外延层上还设有具有第一掺杂类型的沟道区(8)和重掺杂区(9),所述重掺杂区(9)设置在所述沟道区的左侧,所述沟道区(8)上还设有填充有所述第二掺杂类型的源区(10),所述源区(10)设置在所述重掺杂区的右侧,且所述源区上设有源极金属区(11);所述漂移区(3)上还设有填充有第二掺杂类型的漏区(12),所述漏区设置在所述氧化槽的右侧,且所述漏区上设有漏极金属区(13);所述沟道区上方设有栅区(14)和绝缘介质层(15),所述氧化槽(7)的上端与所述绝缘介质层(15)接触。
3.根据权利要求2所述的一种新型TRIPLE RESURF LDMOS,其特征在于:所述氧化槽周围覆盖有U型通道(16),所述绝缘介质层内设有偏置预设电位的电极(17),所述U型通道填充有第二掺杂类型。
4.根据权利要求3所述的一种新型TRIPLE RESURF LDMOS,其特征在于:所述第一埋层、第二埋层和第三埋层的长度之和小于等于所述漂移区的长度。
5.根据权利要求3所述的一种新型TRIPLE RESURF LDMOS,其特征在于:所述氧化槽的长度小于等于所述漂移区的长度,所述氧化槽的宽度小于等于所述漂移区的宽度。
6.根据权利要求3所述的一种新型TRIPLE RESURF LDMOS,其特征在于:所述第一埋层的第一掺杂类型的浓度小于所述漂移区的第二掺杂类型的浓度;所述U型通道的第二掺杂类型的浓度大于所述漂移区的第二掺杂类型的浓度。
7.根据权利要求3所述的一种新型TRIPLE RESURF LDMOS,其特征在于:所述第一掺杂类型包括P型,所述第二掺杂类型包括N型。
8.根据权利要求3所述的一种新型TRIPLE RESURF LDMOS,其特征在于:所述第一掺杂类型包括N型,所述第二掺杂类型包括P型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820105024.7U CN207925479U (zh) | 2018-01-23 | 2018-01-23 | 一种新型triple resurf ldmos |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820105024.7U CN207925479U (zh) | 2018-01-23 | 2018-01-23 | 一种新型triple resurf ldmos |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207925479U true CN207925479U (zh) | 2018-09-28 |
Family
ID=63605119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820105024.7U Active CN207925479U (zh) | 2018-01-23 | 2018-01-23 | 一种新型triple resurf ldmos |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207925479U (zh) |
-
2018
- 2018-01-23 CN CN201820105024.7U patent/CN207925479U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8659076B2 (en) | Semiconductor device structures and related processes | |
CN105448979B (zh) | 横向双扩散场效应管及其形成方法 | |
US8310001B2 (en) | MOSFET switch with embedded electrostatic charge | |
US9620583B2 (en) | Power semiconductor device with source trench and termination trench implants | |
US7989293B2 (en) | Trench device structure and fabrication | |
CN105679820B (zh) | Jfet及其制造方法 | |
US20040142523A1 (en) | Method of forming vertical mosfet with ultra-low on-resistance and low gate charge | |
CN107093622B (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
US20180006148A1 (en) | Ldmos transistor and fabrication method thereof | |
CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
CN104835836B (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
CN105810680A (zh) | Jfet及其制造方法 | |
US8575688B2 (en) | Trench device structure and fabrication | |
CN108054202B (zh) | 一种半导体结构及其形成方法 | |
CN104752500A (zh) | 射频ldmos器件及工艺方法 | |
CN105679831A (zh) | 横向扩散场效应晶体管及其制造方法 | |
CN108258050A (zh) | 高k介质沟槽横向超结双扩散金属氧化物元素半导体场效应管及其制作方法 | |
CN207705201U (zh) | 具有新型电极结构的t-resurf ldmos | |
TW200304188A (en) | Semiconductor component and manufacturing method | |
CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
CN207925479U (zh) | 一种新型triple resurf ldmos | |
CN115224128B (zh) | 一种金属氧化物半导体场效应晶体管及其制造方法 | |
US9105721B2 (en) | Semiconductor device and manufacturing method thereof | |
CN104409500A (zh) | 射频ldmos及其制作方法 | |
CN104701368B (zh) | 射频ldmos器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | "change of name, title or address" |
Address after: Room 707-6, building 1, Suzhou nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Suzhou, Jiangsu Province Patentee after: Suzhou yinbian Photoelectric Technology Co., Ltd Address before: 710065 A206 1, Taibai South Road, Xi'an high tech Zone, Shaanxi, China, 1 Patentee before: XI'AN ENBIENS PHOTOELECTRIC Co.,Ltd. |
|
CP03 | "change of name, title or address" |