CN207781152U - 移位寄存器单元、栅极驱动电路、显示面板、显示装置 - Google Patents

Abstract

本实用新型实施例提供了一种移位寄存器单元、栅极驱动电路、显示面板、显示装置，移位寄存器单元包括：输入模块、反馈模块和输出模块；其中：输入模块，用于在第一控制信号的控制下，将高电平信号输出到第一节点；在触控阶段，反馈模块用于在高电平信号、和第二控制信号的控制下，使得第二节点输出高电平，并将该高电平持续反馈给第一节点，使得第一节点和第二节点保持高电平；在显示阶段，输出模块用于在第二节点的控制下，将时钟信号输出给本级移位寄存器单元对应的栅线。由于在触摸阶段，第二节点一直保持高电平而不存在漏电情况，因此在显示阶段，输出模块不会造成输出失真，不会造成显示区像素充电不充分，能有效避免暗线横纹不良。

Description

移位寄存器单元、栅极驱动电路、显示面板、显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路、显示面板、显示装置。

背景技术

目前在触控显示面板中，移位寄存器电路结构如图1所示，其主要包括：开关晶体管M1、M2、M3、M5、M6、M7、M8和电容C1；图1中移位寄存器电路中的控制信号Input、Reset、CLK对应的时序图如图2所示；图1中FW和BW表示正反扫描时的信号，在正扫描时，FW为高电平信号，SW为低电平信号；在反扫描时，FW为低电平信号，SW为高电平信号。

如图2所示，图2中T1阶段表示级联信号输入阶段，T2阶段表示触控阶段(即显示保持阶段)，T3阶段表示显示阶段，T4阶段表示复位阶段，图2中PU表示图1中上拉节点PU对应的时序，PD表示图1中下拉节点PD对应的时序，Output表示图1中输出信号Output的输出端对应的时序。

从图2中可以看到，在触控阶段T2，触控信号TP_SW为高电平信号，其它阶段为低电平信号；并且，从图2中可以看到，在触控阶段T2，上拉节点PU存在漏电，在触控结束时，由于上拉节点PU存在漏电，导致栅极输出信号驱动能力减弱，对应显示区像素充电不充分，产生暗线横纹不良。

综上所述，现有技术的触控显示面板上拉节点PU存在漏电，对应显示区像素充电不充分，产生暗线横纹不良。

实用新型内容

本实用新型旨在提供一种移位寄存器单元、栅极驱动电路、显示面板、显示装置，用以解决现有技术由于显示区像素充电不充分，产生的暗线横纹不良的问题。

为了实现上述目的，本实用新型提供以下技术方案：

一种移位寄存器单元，包括：输入模块、反馈模块和输出模块；其中：

所述输入模块，用于在控制端输入的第一控制信号的控制下，将输入端输入的高电平信号输出到第一节点；

在触控阶段，所述反馈模块用于在第一控制端输入的高电平信号、和第二控制端输入的第二控制信号的控制下，使得第二节点输出高电平，并将该高电平持续反馈给所述第一节点，使得所述第一节点和所述第二节点保持高电平；

在显示阶段，所述输出模块用于在所述第二节点的控制下，将输入端输入的时钟信号输出给本级所述移位寄存器单元对应的栅线；

所述第一节点为所述输入模块与所述反馈模块的交点，所述第二节点为所述反馈模块与所述输出模块的交点。

优选地，移位寄存器单元还包括复位模块，用于在第三控制端输入的第三控制信号的控制下，将第一输入端输入的低电平信号输出给所述第一节点，以及将第二输入端输入的低电平信号输出给所述输出模块的输出端。

优选地，所述反馈模块包括第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管；

所述第一开关晶体管的栅极和源极均与第一控制端相连，漏极与所述第二开关晶体管的源极相连；

所述第二开关晶体管的栅极与所述第一节点相连，漏极与低电平信号端相连；

所述第三开关晶体管的栅极和源极均与第一控制端相连，漏极与所述第二节点相连；

所述第四开关晶体管的栅极与所述第一开关晶体管的漏极相连，源极与所述第二节点相连，漏极与低电平信号端相连；

所示第五开关晶体管的栅极与第二控制端相连，源极与所述第二节点相连，漏极与所述第一节点相连。

优选地，所述输入模块包括第六开关晶体管，所述第六开关晶体管的栅极与所述控制端相连，源极与高电平信号端相连，漏极与所述第一节点相连。

优选地，所述输出模块包括第七开关晶体管，所述第七开关晶体管的栅极与所述第二节点相连，源极与时钟信号端相连，漏极与所述栅线相连。

优选地，所述复位模块包括第八开关晶体管和第九开关晶体管；

所述第八开关晶体管的栅极与所述第三控制端相连，源极与所述第一节点相连，漏极与低电平信号端相连；

所述第九开关晶体管的栅极与所述第三控制端相连，源极与所述输出模块的输出端相连，漏极与低电平信号端相连。

优选地，所有的开关晶体管均为N型开关晶体管。

一种栅极驱动电路，包括级联的且与栅线一一对应的多个上述移位寄存器单元。

一种显示面板，包括上述的栅极驱动电路。

一种显示装置，包括上述的显示面板。

相比于现有技术，本实用新型的方案具有以下有益效果：

本实用新型实施例提供的移位寄存器单元，该移位寄存器单元包括输入模块、反馈模块和输出模块；在触控阶段，反馈模块用于在第一控制端输入的高电平信号、和第二控制端输入的第二控制信号的控制下，使得第二节点输出高电平，并将该高电平持续反馈给第一节点，使得第一节点和第二节点保持高电平；在显示阶段，输出模块用于在第二节点的控制下，将输入端输入的时钟信号输出给本级移位寄存器单元对应的栅线；由于在触摸阶段，本实用新型实施例反馈模块的设置能够使得第二节点一直保持高电平，本实用新型实施例中的第二节点不会存在漏电情况，这样，在显示阶段，输出模块在第二节点的控制下不会造成输出失真，进而不会造成显示区像素充电不充分，能够有效的避免暗线横纹不良。

本实用新型附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

本实用新型上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1是现有技术中移位寄存器的电路结构示意图；

图2是现有技术中移位寄存器的工作时序图；

图3是本实用新型实施例提供的一种移位寄存器单元的逻辑电路图；

图4是本实用新型实施例提供的一种移位寄存器单元的结构示意图；

图5是本实用新型实施例提供的一种移位寄存器单元的电路结构示意图；

图6是本实用新型实施例提供的一种移位寄存器单元的工作时序图；

图7是本实用新型实施例提供的一种移位寄存器单元的驱动方法流程图。

下面说明本实用新型实施例各附图标记表示的含义：

41-输入模块；42-反馈模块；43-输出模块；44-复位模块；Q-第一节点；P-第二节点。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能解释为对本实用新型的限制。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本实用新型的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本实用新型所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

下面结合附图介绍本实用新型实施例的改进思路和原理。

本实用新型的发明人，鉴于现有技术存在触控显示面板上拉节点PU存在漏电的不足，提供一种移位寄存器单元。

下面首先介绍一下本实用新型具体实施例采用的逻辑电路图，如图3所示，该逻辑电路图通过两个反相器级联从而形成一个存储器，图3中Q点和P点的信号相同，P点在输入(Input)端关闭的情况下，给Q点持续反馈Input端关闭前的信号，这样P点信号就会循环保持下来。

如图4所示，图4是本实用新型具体实施例提供的一种移位寄存器单元的结构示意图，包括：输入模块41、反馈模块42和输出模块43；其中：

输入模块41，用于在控制端输入的第一控制信号Input的控制下，将输入端输入的高电平信号VDD输出到第一节点Q；

在触控阶段，反馈模块42用于在第一控制端输入的高电平信号VDD、和第二控制端输入的第二控制信号SW的控制下，使得第二节点P输出高电平，并将该高电平持续反馈给第一节点Q，使得第一节点Q和第二节点P保持高电平；

在显示阶段，输出模块43用于在第二节点P的控制下，将输入端输入的时钟信号CLK输出给本级移位寄存器单元对应的栅线(图中未示出栅线的位置，栅线的具体设置与现有技术相同，这里不再赘述)；

第一节点Q为输入模块41与反馈模块42的交点，第二节点P为反馈模块42与输出模块43的交点。

本实用新型具体实施例提供的移位寄存器单元，该移位寄存器单元包括输入模块、反馈模块和输出模块；在触控阶段，反馈模块用于在第一控制端输入的高电平信号、和第二控制端输入的第二控制信号的控制下，使得第二节点输出高电平，并将该高电平持续反馈给第一节点，使得第一节点和第二节点保持高电平；在显示阶段，输出模块用于在第二节点的控制下，将输入端输入的时钟信号输出给本级移位寄存器单元对应的栅线；由于在触摸阶段，本实用新型具体实施例反馈模块的设置能够使得第二节点一直保持高电平，本实用新型具体实施例中的第二节点(相当于现有技术中的上拉节点)不会存在漏电情况，这样，在显示阶段，输出模块在第二节点的控制下不会造成输出失真，进而不会造成显示区像素充电不充分，能够有效的避免暗线横纹不良。

具体地，如图5所示，本实用新型具体实施例提供的上述反馈模块42包括第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5。

第一开关晶体管M1的栅极与用于输入高电平信号VGH的第一控制端相连，源极与栅极连接在一起，漏极与第二开关晶体管M2的源极相连。

第二开关晶体管M2的栅极与第一节点Q相连，漏极与低电平信号端(对应低电平信号VGL)相连。

第三开关晶体管M3的栅极与用于输入高电平信号VGH的第一控制端相连，源极与栅极连接在一起，漏极与第二节点P相连。

第四开关晶体管M4的栅极与第一开关晶体管M1的漏极相连，源极与第二节点P相连，漏极与低电平信号端(对应低电平信号VGL)相连。

第五开关晶体管M5的栅极与用于输入第二控制信号SW的第二控制端相连，源极与第二节点P相连，漏极与第一节点Q相连。

具体地，如图5所示，本实用新型具体实施例提供的上述输入模块41包括第六开关晶体管M6，第六开关晶体管M6的栅极与用于输入第一控制信号Input的控制端相连，源极与高电平信号端(对应高电平信号VDD)相连，漏极与第一节点Q相连。

具体地，如图5所示，本实用新型具体实施例提供的上述输出模块43包括第七开关晶体管M7，第七开关晶体管M7的栅极与第二节点P相连，源极与用于输入时钟信号CLK的时钟信号端相连，漏极与用于输出输出信号Output的输出端相连。

进一步地，如图5所示，本实用新型具体实施例提供的移位寄存器单元还包括复位模块44，复位模块44用于在第三控制端输入的第三控制信号Reset的控制下，将第一输入端输入的低电平信号VSS输出给第一节点Q，以及将第二输入端输入的低电平信号VGL输出给输出模块43的输出端；复位模块的设置能够使得显示结束后对各个节点电位进行初始化，以保证后续接收到的信号不受之前信号的影响。

具体实施时，如图5所示，本实用新型具体实施例提供的上述复位模块44包括第八开关晶体管M8和第九开关晶体管M9；第八开关晶体管M8的栅极与用于输入第三控制信号Reset的第三控制端相连，源极与第一节点Q相连，漏极与低电平信号端(对应低电平信号VSS)相连；第九开关晶体管M9的栅极与用于输入第三控制信号Reset的第三控制端相连，源极与输出模块的输出端(对应输出信号Output)相连，漏极与低电平信号端(对应低电平信号VGL)相连。

优选地，如图5所示，本实用新型具体实施例提供的移位寄存器单元包括的第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4、第五开关晶体管M5、第六开关晶体管M6、第七开关晶体管M7、第八开关晶体管M8和第九开关晶体管M9均为N型开关晶体管；N型开关晶体管能够兼容非晶硅(a-Si)生产工艺和低温多晶硅(LowTemperature Poly-Silicon，LTPS)生产工艺。

需要说明的是，本实用新型上述具体实施例提到的开关晶体管可以是薄膜晶体管(Thin Film Transistor，TFT)，也可以是金属氧化物半导体场效应管(Metal OxideSemiconductor，MOS)，在此不做限定。在具体实施时，这些晶体管的源极和漏极可以互换，不做具体区分。在描述具体实施例时，以薄膜晶体管为例进行说明。

下面结合图5所示的移位寄存器单元的电路结构示意图，以及图6所示的图5的输入输出时序图，对本实用新型具体实施例提供的移位寄存器单元的工作过程进行描述。

本实用新型具体实施例选取图6所示的输入输出时序图中的T1-T4四个阶段，下面描述中以VDD和VGH表示高电平信号，VSS和VGL表示低电平信号。

在本实用新型具体实施例中，VDD和VGH均表示高电平信号，不做具体区分，这里只是依据通常的设置方式设置；VSS和VGL均表示低电平信号，不做具体区分，只是在氧化物中，VSS对应的电压值比VGL对应的电压值更低，主要是考虑到氧化物薄膜晶体管的偏置电流不同而设置为电压值大小不同的低电平。

在T1阶段，即在级联信号输入阶段：

如图5和图6所示，第一控制信号Input为高电平，时钟信号CLK和第三控制信号Reset为低电平，此时第八开关晶体管M8和第九开关晶体管M9关断，第六开关晶体管M6导通，此时高电平信号VDD能够通过导通的第六开关晶体管M6输出到第一节点Q，使得第一节点Q为高电平。

由于第二开关晶体管M2的栅极与第一节点Q连接，因此，第二开关晶体管M2在第一节点Q的控制下导通，此时低电平信号VGL能够通过导通的第二开关晶体管M2输出到N点，使得N点为低电平；由于第四开关晶体管M4的栅极与N点连接，因此第四开关晶体管M4处于关断状态，此时高电平信号VGH通过第三开关晶体管M3输出到第二节点P的高电平不会被拉低，第二节点P为高电平，此时第七开关晶体管M7导通，等待时钟信号的到来，由于此时时钟信号CLK为低电平，因此输出模块的输出端(对应输出信号Output)不输出信号。

在T2阶段，即在触控阶段或显示保持阶段：

如图5和图6所示，第一控制信号Input、时钟信号CLK和第三控制信号Reset均为低电平，第二控制信号SW为高电平，此时第八开关晶体管M8、第九开关晶体管M9和第六开关晶体管M6关断，第五开关晶体管M5导通，此时第二节点P将高电平反馈给第一节点Q，因此，虽然第六开关晶体管M6关断，但第一节点Q同样能够输出高电平。

由于第二开关晶体管M2的栅极与第一节点Q连接，因此，第二开关晶体管M2在第一节点Q的控制下导通，此时低电平信号VGL能够通过导通的第二开关晶体管M2输出到N点，使得N点为低电平；由于第四开关晶体管M4的栅极与N点连接，因此第四开关晶体管M4处于关断状态，此时高电平信号VGH通过第三开关晶体管M3输出到第二节点P的高电平不会被拉低，第二节点P输出高电平，由于此时第五开关晶体管M5导通，因此第二节点P将高电平反馈给第一节点Q，如此循环，使得第二节点P的电位一直保持在高电平。

本实用新型具体实施例中的第二节点P相当于现有技术的上拉节点PU，由于本实用新型具体实施例中的第二节点P的电位一直保持在高电平，因此本实用新型具体实施例很好的解决了现有技术在触控阶段上拉节点PU由于保持时间过长而造成的漏电问题；另外，与现有技术相比，由于本实用新型具体实施例设置有包括第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3、第四开关晶体管M4和第五开关晶体管M5的反馈模块，因此不需要设置电容，这样能够节省空间，进而有利于显示面板窄边框的实现。

在T3阶段，即在显示阶段：

如图5和图6所示，第一控制信号Input和第三控制信号Reset为低电平，时钟信号CLK和第二控制信号SW为高电平，此时第八开关晶体管M8、第九开关晶体管M9和第六开关晶体管M6关断，第五开关晶体管M5导通，第二开关晶体管M2在第一节点Q的控制下导通，此时低电平信号VGL能够通过导通的第二开关晶体管M2输出到N点，使得N点为低电平，此时第四开关晶体管M4处于关断状态，第二节点P输出高电平，第七开关晶体管M7在第二节点P的控制下，将时钟信号CLK输出给本级移位寄存器单元对应的栅线，由于此时时钟信号CLK为高电平，因此能够使得显示面板中与该栅线连接的薄膜晶体管打开，从而实现正常的显示。

如图6所示，本实用新型具体实施例中第二控制信号SW在无触控(Touch)信号时，第二控制信号SW与时钟信号CLK同步，一旦触控信号到来，第二控制信号SW保持高电平，当触控信号消失时，第二控制信号SW与时钟信号CLK同步。

在T4阶段，即在复位阶段：

如图5和图6所示，第三控制信号Reset为高电平，第八开关晶体管M8和第九开关晶体管M9导通，此时第一节点Q被低电平信号VSS拉低，输出信号Output被低电平信号VGL拉低，从而稳定了输出模块输出端的输出。

与此同时，第二控制信号SW为低电平，第五开关晶体管M5关断，第一节点Q和第二节点P的反馈路径被阻断，由于第一节点Q被拉低，第二开关晶体管M2关断，此时高电平信号VGH通过第一开关晶体管M1输出到N点的高电平不会被拉低，N点为高电平，此时第四开关晶体管M4导通，第二节点P被低电平信号VGL拉低，此时第七开关晶体管M7关断，保证了输出模块的输出端关闭。

此外，如图5和图6所示，本实用新型具体实施例提供的移位寄存器单元在低电平保持阶段(即在T4阶段结束之后，且在下一帧信号到来之间的阶段)，第一控制信号Input和第三控制信号Reset为低电平，第六开关晶体管M6、第八开关晶体管M8和第九开关晶体管M9关断，第一节点Q和第二节点P保持低电平，直到下一帧的到来。

基于同一发明构思，本实用新型具体实施例还提供了一种栅极驱动电路，该栅极驱动电路包括级联的且与栅线一一对应的多个本实用新型具体实施例提供的上述移位寄存器单元，每一级移位寄存器单元的具体级联方式与现有技术类似，这里不再赘述。

基于同一发明构思，本实用新型具体实施例还提供了一种显示面板，该显示面板包括本实用新型具体实施例提供的上述栅极驱动电路。该显示面板可以应用于手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

基于同一发明构思，本实用新型具体实施例还提供了一种显示装置，该显示装置包括本实用新型具体实施例提供的上述显示面板，该显示装置可以为液晶面板、液晶显示器、液晶电视、有机发光二极管(Organic Light Emitting Diode，OLED)面板、OLED显示器、OLED电视或电子纸等显示装置。

另外，本实用新型具体实施例还提供了一种上述移位寄存器单元的驱动方法，如图7所示，该驱动方法包括：

S701、在级联信号输入阶段，输入模块在第一控制信号的控制下，将高电平信号输出到第一节点；

S702、在触控阶段，反馈模块在高电平信号、和第二控制信号的控制下，将第二节点输出的高电平信号持续反馈给第一节点，使得第一节点和第二节点的电位保持高电平；

S703、在显示阶段，输出模块在第二节点的控制下，将时钟信号输出给本级移位寄存器单元对应的栅线。

本实用新型具体实施例提供的上述移位寄存器单元的具体驱动方法已在上面结合图5和图6进行了详细的说明，这里不再赘述。

综上所述，本实用新型具体实施例提供的一种移位寄存器单元，包括：输入模块、反馈模块和输出模块；其中：输入模块，用于在控制端输入的第一控制信号的控制下，将输入端输入的高电平信号输出到第一节点；在触控阶段，反馈模块用于在第一控制端输入的高电平信号、和第二控制端输入的第二控制信号的控制下，使得第二节点输出高电平，并将该高电平持续反馈给第一节点，使得第一节点和第二节点保持高电平；在显示阶段，输出模块用于在第二节点的控制下，将输入端输入的时钟信号输出给本级移位寄存器单元对应的栅线；第一节点为输入模块与反馈模块的交点，第二节点为反馈模块与输出模块的交点。

由于在触摸阶段，本实用新型具体实施例反馈模块的设置能够使得第二节点一直保持高电平，本实用新型具体实施例中的第二节点(相当于现有技术中的上拉节点)不会存在漏电情况，这样，在显示阶段，输出模块在第二节点的控制下不会造成输出失真，进而不会造成显示区像素充电不充分，能够有效的避免暗线横纹不良；另外，由于本实用新型具体实施例设置有反馈模块，与现有技术相比，不需要设置电容，这样能够节省空间，进而有利于显示面板窄边框的实现。

以上所述仅是本实用新型的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (10)

1.一种移位寄存器单元，其特征在于，包括：输入模块、反馈模块和输出模块；其中：

所述输入模块，用于在控制端输入的第一控制信号的控制下，将输入端输入的高电平信号输出到第一节点；

在触控阶段，所述反馈模块用于在第一控制端输入的高电平信号、和第二控制端输入的第二控制信号的控制下，使得第二节点输出高电平，并将该高电平持续反馈给所述第一节点，使得所述第一节点和所述第二节点保持高电平；

在显示阶段，所述输出模块用于在所述第二节点的控制下，将输入端输入的时钟信号输出给本级所述移位寄存器单元对应的栅线；

所述第一节点为所述输入模块与所述反馈模块的交点，所述第二节点为所述反馈模块与所述输出模块的交点。

2.根据权利要求1所述的移位寄存器单元，其特征在于，还包括复位模块，用于在第三控制端输入的第三控制信号的控制下，将第一输入端输入的低电平信号输出给所述第一节点，以及将第二输入端输入的低电平信号输出给所述输出模块的输出端。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述反馈模块包括第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管；

所述第一开关晶体管的栅极和源极均与第一控制端相连，漏极与所述第二开关晶体管的源极相连；

所述第二开关晶体管的栅极与所述第一节点相连，漏极与低电平信号端相连；

所述第三开关晶体管的栅极和源极均与第一控制端相连，漏极与所述第二节点相连；

所述第四开关晶体管的栅极与所述第一开关晶体管的漏极相连，源极与所述第二节点相连，漏极与低电平信号端相连；

所示第五开关晶体管的栅极与第二控制端相连，源极与所述第二节点相连，漏极与所述第一节点相连。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第六开关晶体管，所述第六开关晶体管的栅极与所述控制端相连，源极与高电平信号端相连，漏极与所述第一节点相连。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括第七开关晶体管，所述第七开关晶体管的栅极与所述第二节点相连，源极与时钟信号端相连，漏极与所述栅线相连。

6.根据权利要求2所述的移位寄存器单元，其特征在于，所述复位模块包括第八开关晶体管和第九开关晶体管；

所述第八开关晶体管的栅极与所述第三控制端相连，源极与所述第一节点相连，漏极与低电平信号端相连；

所述第九开关晶体管的栅极与所述第三控制端相连，源极与所述输出模块的输出端相连，漏极与低电平信号端相连。

7.根据权利要求3-6任一项所述的移位寄存器单元，其特征在于，所有的开关晶体管均为N型开关晶体管。

8.一种栅极驱动电路，其特征在于，包括级联的且与栅线一一对应的多个如权利要求1-7任一项所述的移位寄存器单元。

9.一种显示面板，其特征在于，包括权利要求8所述的栅极驱动电路。

10.一种显示装置，其特征在于，包括权利要求9所述的显示面板。