CN207052595U - 一种叠加式瞬态抑制二极管 - Google Patents
一种叠加式瞬态抑制二极管 Download PDFInfo
- Publication number
- CN207052595U CN207052595U CN201720518435.4U CN201720518435U CN207052595U CN 207052595 U CN207052595 U CN 207052595U CN 201720518435 U CN201720518435 U CN 201720518435U CN 207052595 U CN207052595 U CN 207052595U
- Authority
- CN
- China
- Prior art keywords
- sleeve
- chip
- sheet metal
- shell fragment
- transient suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本实用新型公开了一种叠加式瞬态抑制二极管，所述第一套筒和第二套筒的内部分别通过第二U型弹片连接有第一触片和第二触片，所述第一触片的右侧连接有第一芯片，所述第二触片的左侧连接有第二芯片，所述第一芯片的右侧通过支架贯穿支架连接于第二芯片的左侧，所述第一触片的底部连接有分别贯穿第一套筒和外壳的第一引脚，所述第二触片的底部连接有分别贯穿第二套筒和外壳的第二引脚；该二极管通过外壳、第一套筒和第二套筒提供双重保护，有效防止第一芯片和第二芯片在受到撞击时受损，通过第一U型弹片和第二U型弹片的设置，使得该二极管无需焊接便可以使得芯片之间保持良好的电性连接，减少了生产工序，提高了生产效率。
Description
技术领域
本实用新型涉及二极管技术领域，具体为一种叠加式瞬态抑制二极管。
背景技术
瞬态抑制二极管（TVS）在电路设计中作为一种保护器件越来越多的应用在各个领域，然而，对于瞬态抑制二极管（TVS）扩散技术而言，目前单颗芯片无法实现在高压（250V以上）领域内的应用。目前瞬态抑制二极管（TVS）在进行单颗芯片封装时，焊料层是采用焊片材料，该种材料膨胀系数较大，在封装过程中，容易产生较大的应力，会对芯片造成损伤。现有的瞬态抑制二极管在受到撞击后容易损坏内部芯片，造成瞬态抑制二极管的损伤，为此，提出一种叠加式瞬态抑制二极管。
实用新型内容
本实用新型的目的在于提供一种叠加式瞬态抑制二极管，以解决上述背景技术中提出的问题。
为实现上述目的，本实用新型提供如下技术方案：一种叠加式瞬态抑制二极管，包括外壳，所述外壳的内部设有环状隔板，所述外壳的内部左右两侧分别设有第一套筒和第二套筒，所述第一套筒和第二套筒的内部分别通过第二U型弹片连接有第一触片和第二触片，所述第一触片的右侧连接有第一芯片，所述第二触片的左侧连接有第二芯片，所述第一芯片的右侧通过支架贯穿支架连接于第二芯片的左侧，所述第一触片的底部连接有分别贯穿第一套筒和外壳的第一引脚，所述第二触片的底部连接有分别贯穿第二套筒和外壳的第二引脚。
优选的，所述支架包括第一金属片和第二金属片，所述第一金属片的右侧通过第一U型弹片连接于第二金属片的左侧。
优选的，所述第一U型弹片的数量不少于四个，且第一U型弹片均匀分布在第一金属片的右侧。
优选的，所述第一触片、第二触片、第一金属片和第二金属片的外侧均设有均匀分布的凸起块，且凸起块的数量不少于十个。
优选的，所述第二U型弹片的数量不少于四个，且第二U型弹片为等距设置。
优选的，所述第一引脚和第二引脚的外侧底部均贯穿有通孔。
与现有技术相比，本实用新型的有益效果是：该二极管通过外壳、第一套筒和第二套筒提供双重保护，有效防止第一芯片和第二芯片在受到撞击时受损，通过第一U型弹片和第二U型弹片的设置，使得该二极管无需焊接便可以使得芯片之间保持良好的电性连接，减少了生产工序，提高了生产效率。
附图说明
图1为本实用新型结构示意图；
图2为本实用新型支架结构示意图；
图3为本实用新型第二套筒结构示意图。
图中：1外壳、2环状隔板、3第一套筒、4第二套筒、5第一芯片、6第二芯片、7支架、8第一触片、9第二触片、10第一引脚、11第二引脚、12通孔、13第一金属片、14第二金属片、15第一U型弹片、16凸起块、17第二U型弹片。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1-3，本实用新型提供一种技术方案：一种叠加式瞬态抑制二极管，包括外壳1，所述外壳1的内部设有环状隔板2，所述外壳1的内部左右两侧分别设有第一套筒3和第二套筒4，所述第一套筒3和第二套筒4的内部分别通过第二U型弹片17连接有第一触片8和第二触片9，所述第一触片8的右侧连接有第一芯片5，所述第二触片9的左侧连接有第二芯片6，所述第一芯片5的右侧通过支架7贯穿支架7连接于第二芯片6的左侧，所述第一触片8的底部连接有分别贯穿第一套筒3和外壳1的第一引脚10，所述第二触片9的底部连接有分别贯穿第二套筒4和外壳1的第二引脚11。
进一步的：所述支架7包括第一金属片13和第二金属片14，所述第一金属片13的右侧通过第一U型弹片15连接于第二金属片14的左侧，使得支架7具有弹性，使得支架7与第一芯片5和第二芯片6能够紧密相接。
进一步的：所述第一U型弹片15的数量不少于四个，且第一U型弹片15均匀分布在第一金属片13的右侧，使得支架7的稳定性更好。
进一步的：所述第一触片8、第二触片9、第一金属片13和第二金属片14的外侧均设有均匀分布的凸起块16，且凸起块16的数量不少于十个，使得第一触片8、第二触片9、第一金属片13和第二金属片14能够更好的与第一芯片5和第二芯片6相接触。
进一步的：所述第二U型弹片17的数量不少于四个，且第二U型弹片17为等距设置，使得第一触片8和第二触片9的弹性更好。
进一步的：所述第一引脚10和第二引脚11的外侧底部均贯穿有通孔12，使得第一引脚10和第二引脚11与焊锡的接触面积增大，提高导电性能。
具体的，使用时，在焊接时，由于通孔12的存在，使得第一引脚10和第二引脚11能够增大与焊锡的接触面积，从而提高第一引脚10和第二引脚11焊接的稳定性，保持良好的导电性，第二U型弹片17的弹力使得第一触片8和第二触片9仅仅的与第一芯片5和第二芯片6相接触，第一U型弹片15可以使得第一金属片13和第二金属片14紧紧的与第一芯片5和第二芯片6相接触，从而使得二极管的导电性良好，环状隔板2用于固定支架7，防止支架7移位；在受到撞击时，外壳1、第一套筒3和第二套筒4可以提供双重保护，防止第一芯片5和第二芯片6受损。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (6)
1.一种叠加式瞬态抑制二极管，包括外壳（1），其特征在于：所述外壳（1）的内部设有环状隔板（2），所述外壳（1）的内部左右两侧分别设有第一套筒（3）和第二套筒（4），所述第一套筒（3）和第二套筒（4）的内部分别通过第二U型弹片（17）连接有第一触片（8）和第二触片（9），所述第一触片（8）的右侧连接有第一芯片（5），所述第二触片（9）的左侧连接有第二芯片（6），所述第一芯片（5）的右侧通过支架（7）贯穿支架（7）连接于第二芯片（6）的左侧，所述第一触片（8）的底部连接有分别贯穿第一套筒（3）和外壳（1）的第一引脚（10），所述第二触片（9）的底部连接有分别贯穿第二套筒（4）和外壳（1）的第二引脚（11）。
2.根据权利要求1所述的一种叠加式瞬态抑制二极管，其特征在于：所述支架（7）包括第一金属片（13）和第二金属片（14），所述第一金属片（13）的右侧通过第一U型弹片（15）连接于第二金属片（14）的左侧。
3.根据权利要求2所述的一种叠加式瞬态抑制二极管，其特征在于：所述第一U型弹片（15）的数量不少于四个，且第一U型弹片（15）均匀分布在第一金属片（13）的右侧。
4.根据权利要求1和2任意一项所述的一种叠加式瞬态抑制二极管，其特征在于：所述第一触片（8）、第二触片（9）、第一金属片（13）和第二金属片（14）的外侧均设有均匀分布的凸起块（16），且凸起块（16）的数量不少于十个。
5.根据权利要求1所述的一种叠加式瞬态抑制二极管，其特征在于：所述第二U型弹片（17）的数量不少于四个，且第二U型弹片（17）为等距设置。
6.根据权利要求1所述的一种叠加式瞬态抑制二极管，其特征在于：所述第一引脚（10）和第二引脚（11）的外侧底部均贯穿有通孔（12）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720518435.4U CN207052595U (zh) | 2017-05-11 | 2017-05-11 | 一种叠加式瞬态抑制二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720518435.4U CN207052595U (zh) | 2017-05-11 | 2017-05-11 | 一种叠加式瞬态抑制二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207052595U true CN207052595U (zh) | 2018-02-27 |
Family
ID=61490630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720518435.4U Expired - Fee Related CN207052595U (zh) | 2017-05-11 | 2017-05-11 | 一种叠加式瞬态抑制二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207052595U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113451234A (zh) * | 2021-05-14 | 2021-09-28 | 上海维攀微电子有限公司 | 一种贴片tvs二极管 |
-
2017
- 2017-05-11 CN CN201720518435.4U patent/CN207052595U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113451234A (zh) * | 2021-05-14 | 2021-09-28 | 上海维攀微电子有限公司 | 一种贴片tvs二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386104B (zh) | 四边扁平无接脚封装方法 | |
| EP2549532A3 (en) | Method of electroplating pads on a semiconductor wafer | |
| JP2014511039A5 (zh) | ||
| CN102386105B (zh) | 四边扁平无接脚封装方法及其制成的结构 | |
| CN207052595U (zh) | 一种叠加式瞬态抑制二极管 | |
| CN103177995A (zh) | 一种igbt一次焊接用定位板 | |
| TW200639950A (en) | Method of fabricating wafer level package | |
| CN203733783U (zh) | 一种引线框架 | |
| Abdullah et al. | Die attach capability on ultra thin wafer thickness for power semiconductor | |
| CN207381409U (zh) | 倒置栅极结构的功率mosfet | |
| CN103107098B (zh) | 方形扁平无引脚的封装方法及其封装结构 | |
| CN103441116A (zh) | 一种半导体封装件及其制造方法 | |
| CN207818553U (zh) | 一种半导体产品的封装结构及其承载载具 | |
| CN204216037U (zh) | 硅通孔金属柱背面互联结构 | |
| CN106783791A (zh) | 一种dfn大功率集成器件制造方法以及引线框架 | |
| CN202268387U (zh) | 一种贴片式led封装结构 | |
| CN202695420U (zh) | 半导体封装结构 | |
| CN209056487U (zh) | 一种基于csp结构的大浪涌tvs结构 | |
| CN201608172U (zh) | 封装载板结构 | |
| CN205944079U (zh) | 一种带保险丝电容引线框架 | |
| CN103367298A (zh) | 半导体封装结构及其封装方法 | |
| CN204391077U (zh) | 多功能载具 | |
| CN101783334A (zh) | 封装载板结构及其实现方法 | |
| CN204215867U (zh) | 一种低压互感器专用的新型接线焊接端子 | |
| CN204375730U (zh) | 一种圆片级封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180227 Termination date: 20190511 |