CN207009083U - 基于忆阻器的双差分负反馈数据读取电路 - Google Patents
基于忆阻器的双差分负反馈数据读取电路 Download PDFInfo
- Publication number
- CN207009083U CN207009083U CN201720851990.9U CN201720851990U CN207009083U CN 207009083 U CN207009083 U CN 207009083U CN 201720851990 U CN201720851990 U CN 201720851990U CN 207009083 U CN207009083 U CN 207009083U
- Authority
- CN
- China
- Prior art keywords
- transistor
- memristor
- comparator comp
- negative
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型公开了一种基于忆阻器的双差分负反馈数据读出电路，包括字线WL子电路，还包括比较器COMP、比较器COMP的反相输入端支路以及比较器COMP正相输入端支路；所述字线WL子电路与所述比较器COMP的反相输入端支路电相连；所述比较器COMP的正相输入端支路与由一参考电阻单元Rref串联一参考电流源Iref组成的自适应子电路电连接；所述比较器COMP根据反相输入端支路输入的电压Vm与所述正相输入端输入的参考基准电压Vr进行比较，产生DQ信号完成忆阻器存储单元信号/数据读出。采用本实用新型，能够满足忆阻器存储单元的读出特点，达到有效根据阻值的变化特性，实时、快速地读出数据，并保证数据读出的正确性的目的。
Description
技术领域
本实用新型涉及忆阻器设计及应用技术，尤其涉及一种基于忆阻器的双差分负反馈数据读取电路。
背景技术
忆阻器，全称记忆电阻(Memristor)，是一种表示磁通与电荷关系的电路器件(又称“第四种电子器件”)。电阻是用来表征电压和电流关系的另一种电路器件。忆阻具有电阻的量纲，但与电阻不同的是，忆阻的阻值是由流经它的电荷确定的。因此，通过测定忆阻的阻值，就可知道流经它的电荷量，从而有记忆电荷的作用。2008年，惠普公司的研究人员首次做出纳米忆阻器件，掀起忆阻研究热潮。纳米忆阻器件的出现，有望实现非易失性随机存储器。并且，基于忆阻的随机存储器的集成度、功耗、读写速度都要比传统的随机存储器优越。此外，忆阻是硬件实现人工神经网络突触的最好方式。由于忆阻的非线性性质，可以产生混沌电路，从而在保密通信中也有很多应用。
忆阻器是具有记忆功能的非线性电阻。通过控制电流的变化可改变其阻值，如果把高阻值定义为“1”，低阻值定义为“0”，则这种电阻就可以实现存储数据的功能。由于忆阻器尺寸小、能耗低，所以能很好地储存和处理信息。
忆阻器最简单的应用是作为非易失性阻抗存储器(RRAM)。当前的动态随机存储器(DRAM)最大的不足是，当关闭电源时，动态随机存储器(DRAM)中存储的数据就会消失。而在电源关闭时，非易失性随机存储器(RRAM)中的数据仍会保持在电源关闭时的相同状态。忆阻器存储单元是构成所述RRAM的基本结构，由于忆阻器单元是依靠高、低阻态来完成信息的存储，其结构特点为单端读出结构，所以就要求为灵敏放大器提供一个稳定的参考电流，然而现有的参考电流电路受工艺、温度等因素的影响并不稳定，因而严重影响了信息读取的准确度和可靠性。同时，由外部引入的参考电路无法广泛适应复杂多变的阻变材料和工艺条件，因此，适应性与读出速度较低。
实用新型内容
有鉴于此，本实用新型的主要目的在于提供一种基于忆阻器的双差分负反馈数据读取电路，通过采用动态调节结构以满足忆阻器存储单元的读出特点，达到有效根据阻值的变化特性，实时、快速地读出数据，并保证数据读出的正确性。
为达到上述目的，本实用新型的技术方案是这样实现的：
一种基于忆阻器的双差分负反馈数据读取电路，包括字线WL子电路，该数据读出电路还包括比较器COMP、比较器COMP的反相输入端支路以及比较器COMP正相输入端支路；所述字线WL子电路与所述比较器COMP的反相输入端支路电相连；所述比较器COMP的正相输入端支路与由一参考电阻单元Rref串联一参考电流源Iref组成的自适应子电路电连接；所述比较器COMP根据反相输入端支路输入的电压Vm与所述正相输入端输入的参考基准电压Vr进行比较，产生DQ信号完成忆阻器存储单元信号/数据读出。
其中：所述字线WL子电路为一晶体管T1串联一阻变单元R的忆阻器存储单元构成。
所述字线WL子电路的阻变单元R的一端与晶体管T2的源极/漏极电连接，所述晶体管T2的漏极/源极同时与放大器AMP1的反相端和晶体管T3的源极/漏极电连接，所述晶体管T3的漏极/源极与晶体管T4的漏极电连接；所述晶体管T2的栅极与读使能端电连接；所述晶体管T3的栅极与放大器AMP1的输出端Vl_mat电连接；所述晶体管T4的源极连接工作电源VDD，晶体管T4的栅极与所述比较器COMP的反相输入端电连接。
所述自适应子电路的参考电流源Iref端与晶体管T5的源极/漏极电连接，所述晶体管T5的漏极/源极与放大器AMP2的反相端和晶体管T6的源极/漏极电连接，所述晶体管T6的漏极/源极与晶体管T7的漏极电连接；所述晶体管T5的栅极与读使能端电连接；所述晶体管T6的栅极与放大器AMP2的输出端电连接；所述晶体管T7的源极连接工作电源VDD，晶体管T7的栅极连接所述比较器COMP的正相输入端。
所述晶体管T2、晶体管T3为N型MOS管，所述晶体管T4为P型MOS管。
所述晶体管T5、晶体管T6为N型MOS管，所述晶体管T7为P型MOS管。
本实用新型的基于忆阻器的双差分负反馈数据读取电路，具有如下有益效果：
该基于忆阻器的双差分负反馈读出电路，通过采用动态自适应的负反馈电流差分读出结构，即参考电流(Iref)的电流式灵敏放大器结构，该动态调节结构能够满足存储单元的读出特点，会根据单元的阻值特性动态的调节，产生适合忆阻器单元的电流参考特性，由于该电流是动态变化的，它会根据忆阻器单元的不同产生不同的参考电流值，以起到实时准确快速读出的特性，从而实现有效的根据阻值的变化特性保证数据读出的正确性。
附图说明
图1为本实用新型实施例基于忆阻器的双差分负反馈读出电路结构示意图；
图2为本实用新型实施例基于忆阻器的双差分负反馈读出电路的数据读出方法流程示意图。
具体实施方式
下面结合附图及本实用新型的实施例对本实用新型基于忆阻器的双差分负反馈读出电路作进一步详细的说明。
图1为本实用新型实施例基于忆阻器的双差分负反馈读出电路结构示意图。
该基于忆阻器的双差分负反馈读出电路，采用动态调节结构来满足存储单元的读出特点，通过该动态自适应的参考电流(Iref)电流式灵敏放大器结构，根据忆阻器存储单元的阻值特性动态地调节，产生适合忆阻器存储单元的电流参考特性，由于该电流是动态变化的，其会根据忆阻器存储单元的不同产生相应不同的参考电流，以达到实时、准确、快速读出(电流)的特性。
如图1所示实施例基于忆阻器的双差分负反馈读出电路，也是动态参考源差分式灵敏放大器，主要包括比较器COMP、放大器AMP1、放大器AMP2和若干晶体管。所述晶体管，具体为N型MOS管和/或P型MOS管(注：T4、T7为控制电流的P型MOS管)。
该比较器COMP的反相输入端支路上，还连接有由一晶体管T1串联一阻变单元R的忆阻器存储单元构成的字线子电路WL，即1T1R子电路。相应地，该比较器COMP正相输入端支路还连接有由一参考电阻单元Rref串联一参考电流源Iref组成的自适应子电路。其中：
所述1T1R子电路的阻变单元R的一端与晶体管T2的源极/漏极电连接，所述晶体管T2的漏极/源极同时与放大器AMP1的反相端和晶体管T3的源极/漏极电连接，所述晶体管T3的漏极/源极与晶体管T4的漏极电连接。所述晶体管T2的栅极与读使能(EN_READ)端电连接。所述晶体管T3的栅极与放大器AMP1的输出端Vl_mat电连接。所述晶体管T4的源极连接工作电源VDD，晶体管T4的栅极与所述比较器COMP的反相输入端电连接。
所述自适应子电路的参考电流源Iref端与晶体管T5的源极/漏极电连接，所述晶体管T5的漏极/源极与放大器AMP2的反相端和晶体管T6的源极/漏极电连接，所述晶体管T6的漏极/源极与晶体管T7的漏极电连接。所述晶体管T5的栅极与读使能(EN_READ)端电连接。所述晶体管T6的栅极与放大器AMP2的输出端电连接。所述晶体管T7的源极连接工作电源VDD，晶体管T7的栅极连接所述比较器COMP的正相输入端。
所述比较器COMP根据反相输入端输入的电压Vm与正相输入端输入的参考基准电压Vr进行比较，最终产生DQ信号，从而实现忆阻器存储单元信号/数据读出的功能。
图2为本实用新型实施例基于忆阻器的双差分负反馈读出电路的数据读出方法流程示意图。
如图2所示，上述电路的数据读出操作，即基于忆阻器的双差分负反馈读出电路的数据读出方法，包括如下步骤：
步骤21：开启字线WL，打开晶体管T1，从忆阻器存储单元的阻变单元R值上面读取到电流值Igen。
步骤22：在1T1R子电路中，通过一个负反馈放大器AMP1进行电流放大调节，并将该负反馈电流进行放大，同时将该电流转换成电压Vm；同时，在自适应子电路中，会根据参考电阻Rref产生参考电流Iref，并将参考电流Iref经过放大器AMP2产生另外一个参考基准电压Vr。
步骤23：将电压Vm与参考基准电压Vr进行比较最终产生DQ信号，从而实现忆阻器存储单元的信号/数据读出的功能。
由于参考电阻Rref本身是一个工艺基准电阻，所以是动态跟踪变化的，另外电路是双差分放大的形式，同时又有负反馈放大比较的功能，所以是用于忆阻器的双差分负反馈的读出电路。
采用该双差分负反馈电流读出电路结构，利用负反馈电流差分读出结构，也就是有效地根据阻值变化特性，保证数据读出的正确性。该读出电路，利用了差分负反馈原理，通过芯片内部电路电流基准调节，有效地反映哪种电流参考最有效，从而根据反馈的数值判断哪种读出电流最合理，从而达到动态调节，自适应的目的。
以上所述，仅为本实用新型的较佳实施例而已，并非用于限定本实用新型的保护范围。
Claims (6)
1.一种基于忆阻器的双差分负反馈数据读出电路，包括字线WL子电路，其特征在于，该数据读出电路还包括比较器COMP、比较器COMP的反相输入端支路以及比较器COMP正相输入端支路；所述字线WL子电路与所述比较器COMP的反相输入端支路电相连；所述比较器COMP的正相输入端支路与由一参考电阻单元Rref串联一参考电流源Iref组成的自适应子电路电连接；所述比较器COMP根据反相输入端支路输入的电压Vm与所述正相输入端输入的参考基准电压Vr进行比较，产生DQ信号完成忆阻器存储单元信号/数据读出。
2.根据权利要求1所述基于忆阻器的双差分负反馈数据读出电路，其特征在于，所述字线WL子电路为一晶体管T1串联一阻变单元R的忆阻器存储单元构成。
3.根据权利要求1或2所述基于忆阻器的双差分负反馈数据读出电路，其特征在于，所述字线WL子电路的阻变单元R的一端与晶体管T2的源极/漏极电连接，所述晶体管T2的漏极/源极同时与放大器AMP1的反相端和晶体管T3的源极/漏极电连接，所述晶体管T3的漏极/源极与晶体管T4的漏极电连接；所述晶体管T2的栅极与读使能端电连接；所述晶体管T3的栅极与放大器AMP1的输出端Vl_mat电连接；所述晶体管T4的源极连接工作电源VDD，晶体管T4的栅极与所述比较器COMP的反相输入端电连接。
4.根据权利要求1所述基于忆阻器的双差分负反馈数据读出电路，其特征在于，所述自适应子电路的参考电流源Iref端与晶体管T5的源极/漏极电连接，所述晶体管T5的漏极/源极与放大器AMP2的反相端和晶体管T6的源极/漏极电连接，所述晶体管T6的漏极/源极与晶体管T7的漏极电连接；所述晶体管T5的栅极与读使能端电连接；所述晶体管T6的栅极与放大器AMP2的输出端电连接；所述晶体管T7的源极连接工作电源VDD，晶体管T7的栅极连接所述比较器COMP的正相输入端。
5.根据权利要求3所述基于忆阻器的双差分负反馈数据读出电路，其特征在于，所述晶体管T2、晶体管T3为N型MOS管，所述晶体管T4为P型MOS管。
6.根据权利要求4所述基于忆阻器的双差分负反馈数据读出电路，其特征在于，所述晶体管T5、晶体管T6为N型MOS管，所述晶体管T7为P型MOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720851990.9U CN207009083U (zh) | 2017-07-13 | 2017-07-13 | 基于忆阻器的双差分负反馈数据读取电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720851990.9U CN207009083U (zh) | 2017-07-13 | 2017-07-13 | 基于忆阻器的双差分负反馈数据读取电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207009083U true CN207009083U (zh) | 2018-02-13 |
Family
ID=61454288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720851990.9U Active CN207009083U (zh) | 2017-07-13 | 2017-07-13 | 基于忆阻器的双差分负反馈数据读取电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207009083U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195323A (zh) * | 2017-07-13 | 2017-09-22 | 高科创芯(北京)科技有限公司 | 基于忆阻器的双差分负反馈数据读取电路及其方法 |
| CN110097914A (zh) * | 2019-04-30 | 2019-08-06 | 上海华力微电子有限公司 | 电流比较读电路 |
| CN111902873A (zh) * | 2019-03-06 | 2020-11-06 | 深圳市汇顶科技股份有限公司 | 具有差分架构的2t2r阻变式存储器、mcu及设备 |
-
2017
- 2017-07-13 CN CN201720851990.9U patent/CN207009083U/zh active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195323A (zh) * | 2017-07-13 | 2017-09-22 | 高科创芯(北京)科技有限公司 | 基于忆阻器的双差分负反馈数据读取电路及其方法 |
| CN111902873A (zh) * | 2019-03-06 | 2020-11-06 | 深圳市汇顶科技股份有限公司 | 具有差分架构的2t2r阻变式存储器、mcu及设备 |
| CN111902873B (zh) * | 2019-03-06 | 2021-11-09 | 深圳市汇顶科技股份有限公司 | 具有差分架构的2t2r阻变式存储器、mcu及设备 |
| CN110097914A (zh) * | 2019-04-30 | 2019-08-06 | 上海华力微电子有限公司 | 电流比较读电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107195323A (zh) | 基于忆阻器的双差分负反馈数据读取电路及其方法 | |
| CN108092658B (zh) | 一种逻辑电路操作方法 | |
| US8947924B2 (en) | Data readout circuit of phase change memory | |
| CN207009083U (zh) | 基于忆阻器的双差分负反馈数据读取电路 | |
| CN105304125B (zh) | 用于检测写入完成的装置、系统和方法 | |
| EP2515305A1 (en) | Controlled value reference signal of resistance based memory circuit | |
| CN107799133A (zh) | 感测放大器、存储装置及包括其的系统 | |
| CN104303234B (zh) | 存储电路 | |
| CN101763887B (zh) | 一种存储器单元读取装置及读取方法 | |
| CN103811046A (zh) | 一种新型高可靠性读取电路 | |
| CN106158000A (zh) | 自旋转移扭矩磁存储器单元和存储器 | |
| NO20004237L (no) | Integrert deteksjonsforsterker | |
| CN104134460A (zh) | 一种基于动态参考的非挥发存储器读取电路 | |
| CN206163528U (zh) | 二氧化钒薄膜忆阻存储器 | |
| US10319438B2 (en) | Memory with margin current addition and related methods | |
| US9991000B2 (en) | Memory with margin current addition and related methods | |
| CN104778963A (zh) | 一种rram灵敏放大器 | |
| CN104134461A (zh) | 一种混合存储单元的读取电路结构 | |
| CN101419836B (zh) | 一种相变随机存储器 | |
| CN107545922B (zh) | 内容地址存储单元电路及其写操作方法、存储器 | |
| CN104795093B (zh) | 基于折叠式比较器的低功耗读取电路及控制方法 | |
| CN112164412A (zh) | 一种基于多尺度磁性隧道结的多比特忆阻器 | |
| Lee et al. | A novel macro-model for spin-transfer-torque based magnetic-tunnel-junction elements | |
| CN204680377U (zh) | 一种rram灵敏放大器 | |
| CN107017020B (zh) | 一种非易失性存储器数据读取方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |