CN206921810U - 带筛孔状低应力铜引线电极的可控硅模块 - Google Patents

带筛孔状低应力铜引线电极的可控硅模块 Download PDF

Info

Publication number
CN206921810U
CN206921810U CN201720515588.3U CN201720515588U CN206921810U CN 206921810 U CN206921810 U CN 206921810U CN 201720515588 U CN201720515588 U CN 201720515588U CN 206921810 U CN206921810 U CN 206921810U
Authority
CN
China
Prior art keywords
lead electrode
chip
copper
electrode slice
copper lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720515588.3U
Other languages
English (en)
Inventor
吴家健
尹佳军
朱倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agile Semiconductor Ltd
Original Assignee
Agile Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agile Semiconductor Ltd filed Critical Agile Semiconductor Ltd
Priority to CN201720515588.3U priority Critical patent/CN206921810U/zh
Application granted granted Critical
Publication of CN206921810U publication Critical patent/CN206921810U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本实用新型公开了带筛孔状低应力铜引线电极的可控硅模块，可控硅模块包括金属底板、陶瓷覆铜板基底、芯片、铜內引线电极片，铜內引线电极片与芯片的接触面上有一个或多个镂空的长条形和圆形的筛孔,铜内引线电极片引出部分有一个或一个以上的应力缓冲弯，本实用新型铜内引线电极片与芯片阴极的直接焊接，提高芯片的快速散热能力，提高产品负载能力；铜内引线电极片与芯片的接触面上有一个或多个镂空的长条孔和圆孔，减少了铜内引线电极片与芯片之间的横向应力，在高散热基础上提高产品可靠性，同时也减少了工作流程，提高效率；铜内引线电极片引出端上有有一个或一个以上的应力吸收弯，减少产品应力，提高产品可靠性。

Description

带筛孔状低应力铜引线电极的可控硅模块
技术领域
本实用新型涉及一种带筛孔状低应力铜引线电极的可控硅模块。
背景技术
目前功率型可控硅模块应用十分广泛，应用场合也十分复杂，随之技术的发展，各项性能要求也越来越高，近年来，许多应用领域要求可控硅模块其具备更高的di/dt值、更强的散热能力。目前市场上销售的可控硅模块，大部分使用在芯片上下两层焊接两片钼片方式，之后用内引线电极片引出，此种制造方式虽很好地减少了应力的影响，但是钼材质的散热能力差，限制了产品的负载功率；还有一部分市场上的模块，芯片阳极与钼片焊接，芯片阴极用铝线作为引线，但是因为芯片版面面积限制，无法键合太多的铝线，此类封装的过流能力有很大的限制，所以在功率型可控硅模块上需要一种新的封装结构可以同时满足散热和过流这两项要求。
实用新型内容
本实用新型的目的在于提供一种带筛孔状低应力铜引线电极的可控硅模块。
本实用新型采用的技术方案是：
带筛孔状低应力铜引线电极的可控硅模块，包括金属底板、陶瓷覆铜板基底，所述陶瓷覆铜板基底焊接于金属底板上，所述陶瓷覆铜板基底上焊接有第一芯片、第二芯片、铝线、铜内引线电极片，所述第一芯片、第二芯片的阴极面上分别设置有第一铜內引线电极片、第二铜內引线电极片，所述第一铜內引线电极片、第二铜內引线电极片的引出端焊接于陶瓷覆铜板基底上。
所述第一、第二铜內引线电极片与第一、第二芯片的接触面上有一个或多个镂空的长条形和圆形的筛孔。
所述第一、第二铜内引线电极片引出部分有一个或一个以上的应力缓冲弯。
本实用新型的优点：铜内引线电极片与芯片阴极的直接焊接，提高芯片的快速散热能力，提高产品负载能力；铜内引线电极片与芯片的接触面上有一个或多个镂空的长条孔和圆孔，减少了铜内引线电极片与芯片之间的横向应力，在高散热基础上提高产品可靠性，同时也减少了工作流程，提高效率；铜内引线电极片引出端上有有一个或一个以上的应力吸收弯，减少产品应力，提高产品可靠性。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细叙述。
图1是本实用新型的主视图；
图2为本实用新型的俯视图；
图3为本实用新型金属底板的结构示意图；
图4为本实用新型陶瓷覆铜板基底的结构示意图；
图5为本实用新型第一芯片的主视图；
图6为本实用新型第一铜內引线电极片的主视图；
图7为本实用新型第二芯片的主视图；
图8为本实用新型第二铜內引线电极片的主视图；
图9为本实用新型不锈钢第一固定板的主视图；
图10为本实用新型石墨第二固定板的俯视图；
图11为本实用新型定位销的主视图；
图12为本实用新型装配的结构示意图。
其中：1、金属底板；2、陶瓷覆铜板基底；3、应力缓冲弯；4、筛孔；5、第一铜內引线电极片；6、第一芯片；7、铝线；8、第二铜內引线电极片；9、第二芯片；10、不锈钢第一固定板；11、石墨第二固定板；12、右边芯片定位孔；13、左边芯片定位孔；14、定位销。
具体实施方式
如图1-12所示，带筛孔状低应力铜引线电极的可控硅模块，包括金属底板1、陶瓷覆铜板基底2，陶瓷覆铜板基底2焊接于金属底板1上，陶瓷覆铜板基底2上焊接有第一芯片6、第二芯片9、铝线7、铜内引线电极片，第一芯片6、第二芯片9的阴极面上分别设置有第一铜內引线电极片5、第二铜內引线电极片8，第一铜內引线电极片5、第二铜內引线电极片8的引出端焊接于陶瓷覆铜板基底2上。
第一、第二铜內引线电极片与第一、第二芯片的接触面上有一个或多个镂空的长条形和圆形的筛孔4。
第一、第二铜内引线电极片引出部分有一个或一个以上的应力缓冲弯3。
带筛孔状低应力铜引线电极的可控硅模块的组装方法，包括以下步骤：
a、将设计好的不锈钢第一固定板10的定位孔与金属底板的左右两边定位孔对齐，将有台阶的定位销14装入在金属底板1和不锈钢第一固定板10左右两边定位孔上；
b、在不锈钢第一固定板10的限位槽中装入铅锡焊片，之后将具有电气线路图的陶瓷覆铜板基底2装入不锈钢限位槽中；
c、配合定位销装上设计好的石墨第二固定板11，分别在石墨第二固定板11上左右两个芯片定位孔上装上铅锡焊片；
d、在左边芯片定位孔13的铅锡焊片上装上第一芯片，之后在第一芯片6上放置铅锡焊片，并在陶瓷覆铜板基底2的表面的铜内引线电极片引出区域放置铅锡焊片，此铅锡焊片厚度要求为第一芯片6上下两层焊片的厚度之和；
e、在右边芯片定位孔12的铅锡焊片上装上第二芯片9，之后在第二芯片9上放置铅锡焊片，并在陶瓷覆铜板基底2的表面的铜内引线电极片引出区域放置铅锡焊片，此铅锡焊片厚度要求为第二芯片9上下两层焊片的厚度之和；
f、将铜内引线电极片放置于氮氢退火炉进行退火，退火温度为550℃，氮氢混合气流量2L/min，加热时间3h；
g、将退火完毕的铜内引线电极片运用内引线整形模具进行整形；
h、将整形完毕后的铜内引线电极片带筛孔的一面放置在芯片上，将铜内引线电极片引出端放置在陶瓷覆铜板基底的预留的引出区域的铅锡焊片上；
i、将装配好的产品放入真空共晶设备中焊接，烧结温度350℃，氮氢混合气流量5L/min，加热时间3-5min；
j、根据线路要求，对焊接好的产品进行铝线键合，完成控制电路连接；
k、将控制极引线和主电流引线运用模具固定，用烧结温度260℃进行焊接。
本实用新型铜内引线电极片与芯片阴极的直接焊接，提高芯片的快速散热能力，提高产品负载能力；铜内引线电极片与芯片的接触面上有一个或多个镂空的长条孔和圆孔，减少了铜内引线电极片与芯片之间的横向应力，在高散热基础上提高产品可靠性，同时也减少了工作流程，提高效率；铜内引线电极片引出端上有有一个或一个以上的应力吸收弯，减少产品应力，提高产品可靠性。

Claims (3)

1.带筛孔状低应力铜引线电极的可控硅模块，其特征在于：包括金属底板、陶瓷覆铜板基底，所述陶瓷覆铜板基底焊接于金属底板上，所述陶瓷覆铜板基底上焊接有第一芯片、第二芯片、铝线、铜内引线电极片，所述第一芯片、第二芯片的阴极面上分别设置有第一铜內引线电极片、第二铜內引线电极片，所述第一铜內引线电极片、第二铜內引线电极片的引出端焊接于陶瓷覆铜板基底上。
2.根据权利要求1所述的带筛孔状低应力铜引线电极的可控硅模块，其特征在于：所述第一、第二铜內引线电极片与第一、第二芯片的接触面上有一个或多个镂空的长条形和圆形的筛孔。
3.根据权利要求1所述的带筛孔状低应力铜引线电极的可控硅模块，其特征在于：所述第一、第二铜内引线电极片引出部分有一个或一个以上的应力缓冲弯。
CN201720515588.3U 2017-05-10 2017-05-10 带筛孔状低应力铜引线电极的可控硅模块 Active CN206921810U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720515588.3U CN206921810U (zh) 2017-05-10 2017-05-10 带筛孔状低应力铜引线电极的可控硅模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720515588.3U CN206921810U (zh) 2017-05-10 2017-05-10 带筛孔状低应力铜引线电极的可控硅模块

Publications (1)

Publication Number Publication Date
CN206921810U true CN206921810U (zh) 2018-01-23

Family

ID=61308435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720515588.3U Active CN206921810U (zh) 2017-05-10 2017-05-10 带筛孔状低应力铜引线电极的可控硅模块

Country Status (1)

Country Link
CN (1) CN206921810U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981466A (zh) * 2017-05-10 2017-07-25 捷捷半导体有限公司 带筛孔状低应力铜引线电极的可控硅模块及其组装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981466A (zh) * 2017-05-10 2017-07-25 捷捷半导体有限公司 带筛孔状低应力铜引线电极的可控硅模块及其组装方法
CN106981466B (zh) * 2017-05-10 2023-09-19 捷捷半导体有限公司 带筛孔状低应力铜引线电极的可控硅模块及其组装方法

Similar Documents

Publication Publication Date Title
CN101373932B (zh) 微型表面贴装单相全波桥式整流器及其制造方法
CN103401438B (zh) 表面贴装桥式整流器及其制造方法
CN103769764A (zh) 一种软钎焊的焊片和功率模块组装结构
CN102693969B (zh) 一种igbt功率模块
CN202695428U (zh) 一种igbt功率模块
CN106298713A (zh) 一种垂直连接的功率模块及其堆叠连接的引脚
CN206921810U (zh) 带筛孔状低应力铜引线电极的可控硅模块
CN102522695A (zh) 纳米银焊膏封装60瓦 808纳米大功率半导体激光器模块及其封装方法
CN106783762A (zh) 一种双芯片垂直并联方式的二极体封装结构和制造方法
CN106098649B (zh) 大功率贴片元件及其加工工装、制作方法
CN109273371A (zh) 一种功率半导体器件封装结构及封装方法
CN201118457Y (zh) 微型表面贴装单相全波桥式整流器
WO2022105064A1 (zh) 电感器及其制备方法
CN207038508U (zh) 一种叠层封装双面散热功率模块
JP2008294390A (ja) モジュール構成
CN116092952A (zh) 一种基于PTFE涂料的倒装SiC半桥模块及制备工艺
CN109590633A (zh) 用于集成电路封装的引线焊接钎料及其制备方法和应用
CN206059374U (zh) 大功率贴片元件及其加工工装
CN106981466A (zh) 带筛孔状低应力铜引线电极的可控硅模块及其组装方法
CN207165558U (zh) 一种叠层基板的双面散热功率模块
CN202084542U (zh) 贴片直列式小型桥堆
CN109449125B (zh) 一种双排结构内绝缘型塑封半导体器件及其制造方法
CN203775045U (zh) 一种智能半导体功率模块
CN205428904U (zh) 一种大功率可控硅封装结构
CN217933787U (zh) 一种大功率整流器件

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 226200 Jinggangshan Road, Jinggangshan Road, Sutong science and Technology Industrial Park, Nantong City, Jiangsu Province, No. 6

Patentee after: Agile Semiconductor Ltd

Address before: 226200 Jiangsu city of Nantong province science and Technology Industrial Park of Su Tong Jiang Cheng Road No. 1088 Jiang Park Building 3, room 2159, R & D

Patentee before: Agile Semiconductor Ltd

CP02 Change in the address of a patent holder