CN206741470U - 一种fpga程序加载电路 - Google Patents
一种fpga程序加载电路 Download PDFInfo
- Publication number
- CN206741470U CN206741470U CN201621025505.4U CN201621025505U CN206741470U CN 206741470 U CN206741470 U CN 206741470U CN 201621025505 U CN201621025505 U CN 201621025505U CN 206741470 U CN206741470 U CN 206741470U
- Authority
- CN
- China
- Prior art keywords
- fpga
- circuit
- loaded
- data selector
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stored Programmes (AREA)
Abstract
本实用新型属于航空电子技术领域，涉及一种FPGA程序加载电路。所述FPGA程序加载电路包括数据选择器电路(2)、加载电路A(3)和加载电路B(4)。其中，数据选择器电路连接待加载的FPGA电路，加载电路A(3)为FPGA专用编程器电路，加载电路B(4)为板卡控制器FPGA加载电路，二者分别连接在数据选择器电路(2)上。本实用新型FPGA程序加载电路既能够继承传统的加载方式：即在FPGA器件的专用编程环境下，通过FPGA器件的专用编程器来进行FPGA程序加载的方式，又能够不需要打开产品盖板，通过板卡控制器进行FPGA程序的加载，有效简化FPGA升级操作，提高升级效率。
Description
技术领域
本实用新型属于航空电子技术领域，涉及一种FPGA程序加载电路。
背景技术
FPGA(Field-Programmable Gate Array)，即现场可编程门阵列，它是以硬件描述语言(Veriog或VHDL)所完成的电路设计，可以经过简单的综合与布局，烧录到FPGA，完成一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。
传统的FPGA程序加载方式如图1所示，利用器件厂商提供的加载环境(如Xilinx的ISE编程/烧录环境，Altera的Libero编程/烧录环境)，采用器件厂商提供的编程器通过器件的JTAG编程口对FPGA进行程序升级。这种加载方式的优点是：加载电路由器件厂商提供，电路稳定可靠。缺点是：服务人员在外场进行FPGA程序的升级时，电脑上必须安装FPGA加载环境，使用专用编程器，打开产品的盖板，将编程器连接到板卡的JTAG口上进行程序的升级。整个升级过程，操作复杂，效率低下，同时需要外场服务人员具备很好的专业知识才能完成。
实用新型内容
实用新型目的：提供一种既能通过FPGA器件的专用编程器来进行FPGA程序的升级，又能够通过板卡控制器进行FPGA程序的升级的FPGA程序加载的电路。
技术方案：一种FPGA程序加载电路，其包括数据选择器电路2、加载电路A3和加载电路B4，其中，数据选择器电路连接待加载的FPGA电路，加载电路A3为FPGA专用编程器电路，加载电路B4为板卡控制器FPGA加载电路，二者分别连接在数据选择器电路2上。
所述数据选择器电路2具有一数据选择器D3，该数据选择器D3的输出端连接FPGA电路D11，数据选择器D3的第一输入组引脚连接着加载电路A3中XS1的通讯引脚，数据选择器D3的第二输入组引脚连接加载电路B4中CPU器件D2的引脚，数据选择器D3的引脚A/B连接着加载电路A3中XS1的接地引脚。
数据选择器D3的输入组Ⅰ与加载电路A3之间设置有上拉电阻。
所述数据选择器电路2还包括电阻R2，电阻R2一端连接待加载的FPGA 电路，另一端连接加载电路B4中CPU器件D2。
加载电路A3中XS1的TDO引脚与待加载的FPGA电路FPGA TDO端连接。
有益效果：本实用新型FPGA程序加载电路既能够继承传统的加载方式：即在FPGA器件的专用编程环境下，通过FPGA器件的专用编程器来进行FPGA程序加载的方式，又能够不需要打开产品盖板，通过板卡控制器进行FPGA程序的加载，有效简化FPGA升级操作，提高升级效率。
附图说明
图1为传统的FPGA程序加载电路图；
图2为本实用新型实施方式的电路原理框图；
图3为本实用新型实施方式的电路图；
图4为采用加载电路A3进行FPGA程序加载时的等效电路图；
图5为采用加载电路B4进行FPGA程序加载时的等效电路图。
具体实施方式
下面结合附图对本实用新型做进一步详细描述。
参阅图2，本实用新型FPGA加载电路由FPGA电路1、数据选择器电路2、加载电路A3和加载电路B4组成。
参阅图3至图5：
FPGA电路1由需要被加载程序的FPGA器件D1组成，D1的引脚FPGA_TCK、FPGA_TMS、FPGA_TDI分别连接着数据选择器电路2中数据选择器D3的输出引脚1Y、2Y、3Y，引脚FPGA_TDO连接着加载电路A3中XS1的引脚TDO。
数据选择器电路2由数据选择器D3和电阻R2组成，D3的输出端引脚1Y、2Y、3Y分别连接着FPGA电路1中D1的引脚FPGA_TCK、FPGA_TMS、FPGA_TDI。D3的输入组Ⅰ引脚1A、2A、3A分别连接着加载电路A3中XS1的引脚TCK、TMS、TDI，D3的输入组Ⅱ引脚1B、2B、3B分别连接着加载电路B4中CPU器件D2的引脚IO1、IO2、IO3。D3的引脚A/B连接着加载电路A3中XS1的引脚GND1，该引脚功能是为了决定数据选择器的输出是来自输入组Ⅰ还是输入组Ⅱ，当该引脚的输入‘0’时，数据选择器的输出来自加载电路A3的信号，当该引脚的输入为‘1’时，数据选择器的输出来自加载电路B4的信号，D3的引脚/G连接着大地信号，表示数据选择器D3常使能。D3的引脚VCC连接着电源，引脚GND、4A、4B连接着大地。
加载电路A3由上拉电阻RN1和JTAG连接端口XS1组成。上拉电阻RN1的1、3、5脚分别连接着XS1的引脚TMS、TCK、TDI，上拉电阻RN1为实现信号的上拉，增加驱动电流。XS1的引脚GND2、GND3、GND4、GND5、GND6、GND7连接着大地，XS1的引脚GND1通过上拉电阻RN1的7脚后连接到数据选择器电路2中D3器件的引脚A/B。当XS1连接着编程器时，编程器内部会将XS1的引脚GND1连接到大地上，这会使数据选择器电路2中器件D3的引脚A/B为低电平，数据选择器D3会实现1Y和1A、2Y和2A、3Y和3A的互通，加载电路等效为图4所示的电路，即为传统的FPGA程序加载电路。
加载电路B4由CPU器件D2组成，D2的引脚IO1、IO2、IO3和IO4分别连接着数据选择器电路2中器件D3的引脚1B、2B、3B和电阻R2。在不接入编程器的时候，加载电路就等效为图5电路所示，在这种情况下，CPU器件D2可以对FPGA进行程序的加载。
本实用新型FPGA加载电路工作过程如下：
加载电路A3为通过JTAG进行FPGA升级的方式，当编程器连接到JTAG编程口上时，JTAG编程口上的地线会使数据选择器电路2选择加载电路A3连通方式，此时为传统的FPGA程序加载方式，如图4所示。当JTAG编程口不连接编程器时，数据选择器电路2默认选择连通加载电路B4，此时通过加载电路B4进行FPGA的程序加载，如图5所示。因此本实用新型FPGA加载电路不仅能够兼容传统的通过编程器来进行FPGA程序加载的方式，又提供了一种通过板卡上控制器来加载FPGA程序的方式，解决了传统通过编程器加载FPGA程序操作不方便的缺点。
Claims (5)
1.一种FPGA程序加载电路，其特征在于，包括数据选择器电路(2)、加载电路A(3)和加载电路B(4)，其中，数据选择器电路连接待加载的FPGA电路，加载电路A(3)为FPGA专用编程器电路，加载电路B(4)为板卡控制器FPGA加载电路，二者分别连接在数据选择器电路(2)上。
2.根据权利要求1所述的FPGA程序加载电路，其特征在于，所述数据选择器电路(2)具有一数据选择器D3，该数据选择器D3的输出端连接FPGA电路D1(1)，数据选择器D3的第一输入组引脚连接着加载电路A(3)中XS1的通讯引脚，数据选择器D3的第二输入组引脚连接加载电路B(4)中CPU器件D2的引脚，数据选择器D3的引脚A/B连接着加载电路A(3)中XS1的接地引脚。
3.根据权利要求2所述的FPGA程序加载电路，其特征在于，数据选择器D3的输入组Ⅰ与加载电路A(3)之间设置有上拉电阻。
4.根据权利要求2所述的FPGA程序加载电路，其特征在于，所述数据选择器电路(2)还包括电阻R2，电阻R2一端连接待加载的FPGA电路，另一端连接加载电路B(4)中CPU器件D2。
5.根据权利要求2所述的FPGA程序加载电路，其特征在于，加载电路A(3)中XS1的TDO引脚与待加载的FPGA电路FPGA TDO端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621025505.4U CN206741470U (zh) | 2016-08-31 | 2016-08-31 | 一种fpga程序加载电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621025505.4U CN206741470U (zh) | 2016-08-31 | 2016-08-31 | 一种fpga程序加载电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206741470U true CN206741470U (zh) | 2017-12-12 |
Family
ID=60554777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621025505.4U Active CN206741470U (zh) | 2016-08-31 | 2016-08-31 | 一种fpga程序加载电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206741470U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112433494A (zh) * | 2020-11-26 | 2021-03-02 | 中车大连电力牵引研发中心有限公司 | 一种igbt驱动器内fpga程序加载过程中引脚控制方法 |
-
2016
- 2016-08-31 CN CN201621025505.4U patent/CN206741470U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112433494A (zh) * | 2020-11-26 | 2021-03-02 | 中车大连电力牵引研发中心有限公司 | 一种igbt驱动器内fpga程序加载过程中引脚控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7609087B1 (en) | Integrated circuit device programming with partial power | |
| US7126372B2 (en) | Reconfiguration port for dynamic reconfiguration—sub-frame access for reconfiguration | |
| CN101183139B (zh) | 一种基于jtag接口的单板及其设计方法 | |
| MY114634A (en) | Configuration control in a programmable logic device using non-volatile elements | |
| CN104881286B (zh) | 可编程器件配置系统及方法 | |
| CN100573175C (zh) | 多功能联合测试行动组链装置 | |
| CN106443412A (zh) | 一种ic测试装置及方法 | |
| US7757198B1 (en) | Scan chain systems and methods for programmable logic devices | |
| CN104407882B (zh) | 一种板卡装置 | |
| CN103763549B (zh) | 一种基于FPGA的Camera Link接口实验与开发系统 | |
| CN105353755A (zh) | 基于pxi总线的多功能故障注入装置 | |
| CN206741470U (zh) | 一种fpga程序加载电路 | |
| CN105548863B (zh) | 一种板级多芯片jtag链互联的结构及方法 | |
| CN107885508A (zh) | 一种器件烧录方法及系统 | |
| CN102117218B (zh) | 一种嵌入式设备及其中可编程逻辑器件的下载程序的方法 | |
| CN104899123B (zh) | 一种主板上dimm插槽的地址设置信号的连接测试装置与方法 | |
| CN112241388A (zh) | 基于flash和继电器的fpga配置测试系统及方法 | |
| CN105068482B (zh) | 实现cpld在线编程和离线编程的控制方法和控制电路 | |
| CN106918725A (zh) | 具联合测试工作群组信号串接电路设计的测试电路板 | |
| CN107589368A (zh) | Epc3c120f484型fpga配置/测试/调试适配器 | |
| CN101140315A (zh) | 一种jtag下载方式下fpga逻辑代码的下载方法及下载系统 | |
| CN104156288B (zh) | 一种基于jtag链的故障定位和软件升级电路及其实现方法 | |
| CN107526351A (zh) | 一种基于jtag的通用型故障注入方法及其装置 | |
| US7583102B1 (en) | Testing of input/output devices of an integrated circuit | |
| CN100543681C (zh) | 一种可编程器件升级的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |