CN112433494A - 一种igbt驱动器内fpga程序加载过程中引脚控制方法 - Google Patents

Abstract

本发明公开了一种IGBT驱动器内FPGA程序加载过程中引脚控制方法，对IGBT驱动器进行程序加载时：当板卡上电后FPGA开始加载程序，此时PWM引脚不受控，DONE信号为低电平，DRV_EN信号为低电平，三极管Q1不开通，P沟道MOS管的V_GS为0V且不导通，VCC_qudong电压约为0V，驱动芯片U9的VDD不得电，则控制IGBT动作的驱动芯片U9的输出引脚没有电平信号，从而整个加载过程中IGBT不工作；当程序加载完毕后，FPGA控制IGBT通断的PWM引脚受程序控制，DONE信号为高电平，DRV_EN信号为高电平，三极管Q1开通，P沟道MOS管的V_GS约为VCC的电压值。

Description

一种IGBT驱动器内FPGA程序加载过程中引脚控制方法

技术领域

本发明涉及IGBT驱动器技术领域，尤其涉及一种IGBT驱动器内FPGA程序加载过程中引脚控制方法。

背景技术

近几年随着国民经济的快速发展，国家对于铁路行业的建设也逐年加大力度，铁路行业迅猛发展。再加上电力电子与电力传动技术、自动控制技术的高速发展，主电路拓扑结构要求有更高的集成度，更复杂的分析和控制功能。

众所周知，与传统的两电平结构相比，三电平结构上除了使单个IGBT(IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管)阻断电压减半之外，还具有谐波小、损耗低、效率高等优势。所以众多厂家先后投入大量精力研究三电平逆变器。其中常见的拓扑结构为“T”型三电平。所以要求我们拥有较为可靠，经济的“T”型三电平驱动方案。又因为FPGA(FPGA(Field Programmable Gate Array))引脚丰富，编程方便，易于仿真等优势。很适合作为“T”型三电平驱动器的主控芯片。但是因为IGBT的驱动电流大，驱动功率大等特点，控制过程中要特别注意不能上下桥臂短路。但是因为FPGA本身内部没有程序储存空间，FPGA的程序加载过程是：过程1：系统上电；过程2：FLASH(Flash Memory)将固化的程序加载至FPGA中；过程3：FPGA执行相应的程序，开始控制过程。其中过程2进行时，FPGA的引脚不受程序控制，不同的芯片表现的电平信号不同。引起的IGBT动作可能是导通或者关闭，状态随机，这是相当危险的，如果恰好存在于母线间的几个IGBT都处于开通的状态。那么就会造成母线电压正极对地短路，引发IGBT损坏，甚至导致后级设备损坏。所以在过程2期间，保证FPGA控制IGBT的逻辑的引脚状态都为低电平，即IGBT的开关状态为关闭状态。

现有技术中关于一种FPGA加载方法及其装置，本质上是依靠同步串口对FPGA进行加载，没有对加载过程中的其他引脚进行控制，所以如果这些引脚作为IGBT的控制端口，在FPGA程序加载后的过程2中，依然是不可控的，IGBT的使用仍然存在隐患。因此该方法本质上是依靠同步串口对FPGA进行加载，没有对加载过程中的其他引脚进行控制。所以如果这些引脚作为IGBT的控制端口，在FPGA程序加载后的过程2中，依然是不可控的，IGBT的使用仍然存在隐患。另外一种方式是使用一个单片机检测FPGA的加载过程，待FPGA加载完毕，同单片机完成通信后，单片机确认FPGA加载完成，使IGBT驱动芯片正常工作，进而让FPGA的引脚开始对IGBT的通断进行控制。但是该方式本质上是引入另一个MCU(微控制单元)，增加成本的同时，增加了故障点，并且还需要增加单片机的程序开发和通信确认的协议商定工作。

发明内容

根据现有技术存在的问题，本发明公开了一种IGBT驱动器内FPGA程序加载过程中引脚控制方法，具体方案为：

该方法运行在IGBT驱动器上，所述IGBT驱动器包括：

逻辑与门芯片，接收FPGA芯片输出的DONE信号、从而增大DONE信号的输出能力、避免后级电路对DONE信号的电平产生影响、进而干扰FPGA的运行并输出使能信号；

控制电路，接收逻辑与门芯片输出的使能信号、从而判断是否程序加载成功、并实现该电路的正常供电，其中该控制电路至少包括三极管Q1、P沟道MOS管Q2和多个驱动芯片U9，所述三极管Q1的集电极与P沟道MOS管Q2的栅极G相连接,所述P沟道MOS管Q2的漏极与多个驱动芯片U9的供电引脚相连接，所述多个驱动芯片U9的输出信号控制IGBT的门极；

对所述IGBT驱动器进行程序加载时：

当板卡上电后FPGA开始加载程序，此时PWM引脚不受控，DONE信号为低电平，DRV_EN信号为低电平，三极管Q1不开通，P沟道MOS管的V_GS为0V且不导通，VCC_qudong电压约为0V，驱动芯片U9的VDD不得电，则控制IGBT动作的驱动芯片U9的输出引脚没有电平信号，从而整个加载过程中IGBT不工作；

当程序加载完毕后，FPGA控制IGBT通断的PWM引脚受程序控制，DONE信号为高电平，DRV_EN信号为高电平，三极管Q1开通，P沟道MOS管的V_GS约为VCC的电压值；P沟道MOS管导通，驱动芯片U9的VDD得电，则控制IGBT动作的驱动芯片U9的输出引脚根据PWM引脚的变化而改变，从而实现FPGA程序加载过程，后续工作中IGBT的通断由FPGA控制。

由于采用了上述技术方案，本发明提供的一种IGBT驱动器内FPGA程序加载过程中引脚控制方法，本方法针对IGBT驱动器内FPGA程序加载过程中IGBT的控制引脚不受控的问题提出一种程序加载方法，从而可以实现FPGA程序加载过程中引脚即使不可控的效果，也不会对IGBT的通断产生影响，进而确保IGBT的使用过程安全可靠。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明中逻辑与门芯片的电路原理图；

图2为本发明中控制电路的电路原理图；

图3为本发明中驱动芯片的电路原理图；

图4为本发明中FPGA加载过程的仿真图；

图5为本发明中FPGA加载过程的仿真图。

具体实施方式

为使本发明的技术方案和优点更加清楚，下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚完整的描述：

一种IGBT驱动器内FPGA程序加载过程中引脚控制方法，其中该方法运行在IGBT驱动器上，所述IGBT驱动器包括：

逻辑与门芯片，如图1所示，因为DONE信号的电平信号为3.3VDC，增大DONE信号的输出能力，同时避免后级电路对DONE信号的电平产生影响，进而干扰FPGA的运行，实际应用中使用74LVC1G08GV，二输入与门的两个输入都连接DONE信号。逻辑芯片的输出只与DONE信号电平有关，且逻辑相同即DONE信号为高电平(3.3VDC)，DRV_EN为高电平(3.3VDC)，指示灯LED1亮；DONE信号为低电平(0VDC)，DRV_EN为高电平(0VDC)，指示灯LED1灭。

控制电路，接收逻辑与门芯片输出的使能信号、从而判断是否程序加载成功、并实现该电路的正常供电，其中该控制电路至少包括三极管Q1、P沟道MOS管Q2和多个驱动芯片U9，所述三极管Q1的集电极与P沟道MOS管Q2的栅极G相连接,所述P沟道MOS管Q2的漏极与多个驱动芯片U9的供电引脚相连接，所述多个驱动芯片U9的输出信号控制IGBT的门极，实际应用中三极管Q1是BCP56T1G，P沟道MOS管选择IRFR9110，驱动芯片U9选择MAX4420ESA。如图2和图3所示。

对该IGBT驱动器的程序加载过程包括如下步骤：

当板卡上电后，FPGA开始加载程序，此时PWM引脚(FPGA控制IGBT通断的引脚)不受控。DONE信号为低电平，DRV_EN信号为低电平。三极管Q1不开通。P沟道MOS管的V_GS约为0V。MOS管不导通，VCC_qudong约为0V，驱动芯片的VDD(供电引脚)不得电，则，控制IGBT动作的PWMMAX4420引脚没有电平信号，从而实现整个加载过程中IGBT不动做。

当程序加载完毕后，PWM引脚(FPGA控制IGBT通断的引脚)受程序控制了。DONE信号为高电平，DRV_EN信号为高电平。三极管开通。沟道MOS管的V_GS约为VCC的电压值(需排除三极管的导通压降0.2V至0.7V，VCC的电压可根据实际项目中选择，常见的电压为15VDC，5VDC。实际选择时我选择了5VDC)。MOS管导通，VCC_qudong为VCC VDC，驱动芯片的VDD(供电引脚)得电，则控制IGBT动作的PWMMAX4420引脚可以根据PWM引脚(FPGA控制IGBT通断的引脚)的改变而改变。从而实现FPGA程序加载过程结束后IGBT的通断由FPGA控制。

该方法的仿真过程中如图4所示R4(电阻模拟图3的驱动芯片，作为VCC_qudong的负载)。仿真结果如图5所示：上面为DRV_EN信号，可以驱动芯片的供电VCC_qudon信号完全紧跟DRV_EN产生而产生，消失而消失。又因为DRV_EN信号只与DONE信号相关，DONE信号表征FPGA的程序加载过程，所以可知驱动芯片的供电，完全有FPGA的程序加载是否完成控制。三电平驱动板中根据电路拓扑的不同，IGBT的个数可以不同，只需要根据IGBT的个数增加图3的个数，就可以满足各种项目的需求。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (1)

1.IGBT驱动器内FPGA程序加载过程中引脚控制方法，其特征在于：

该方法运行在IGBT驱动器上，所述IGBT驱动器包括：

逻辑与门芯片，接收FPGA芯片输出的DONE信号、从而增大DONE信号的输出能力、避免后级电路对DONE信号的电平产生影响、进而干扰FPGA的运行并输出使能信号；

控制电路，接收逻辑与门芯片输出的使能信号、从而判断是否程序加载成功、并实现该电路的正常供电，其中该控制电路至少包括三极管Q1、P沟道MOS管Q2和多个驱动芯片U9，所述三极管Q1的集电极与P沟道MOS管Q2的栅极G相连接,所述P沟道MOS管Q2的漏极与多个驱动芯片U9的供电引脚相连接，所述多个驱动芯片U9的输出信号控制IGBT的门极；

对所述IGBT驱动器进行程序加载时：

当板卡上电后FPGA开始加载程序，此时PWM引脚不受控，DONE信号为低电平，DRV_EN信号为低电平，三极管Q1不开通，P沟道MOS管的V_GS为0V且不导通，VCC_qudong电压约为0V，驱动芯片U9的VDD不得电，则控制IGBT动作的驱动芯片U9的输出引脚没有电平信号，从而整个加载过程中IGBT不工作；

当程序加载完毕后，FPGA控制IGBT通断的PWM引脚受程序控制，DONE信号为高电平，DRV_EN信号为高电平，三极管Q1开通，P沟道MOS管的V_GS约为VCC的电压值；P沟道MOS管导通，驱动芯片U9的VDD得电，则控制IGBT动作的驱动芯片U9的输出引脚根据PWM引脚的变化而改变，从而实现FPGA程序加载过程，后续工作中IGBT的通断由FPGA控制。

Images