CN206322158U - 基于cpci总线的多通道的usb和rs232通信板 - Google Patents

Abstract

一种基于CPCI总线的多通道的USB和RS232通信板，具有PCI电路；该电路与FPGA电路相连接；USB通信电路，该电路与FPGA电路相连接；RS232驱动电路，该电路与FPGA电路相连接；本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。

Description

基于CPCI总线的多通道的USB和RS232通信板

技术领域

本实用新型属于集成电路技术领域，具体涉及到一种基于CPCI总线的多通道的USB和RS232通信板。

背景技术

随着微电子、通信技术的发展，主流测量控制系统已形成以计算机测控系统和嵌入式测控系统为主。主流的测量控制系统中，我们经常要用到CPCI总线。CPCI总线有一些优点：总线空间与处理器空间隔离；可扩展性较好；具有动态配置机制即插即用；总线带宽较宽；具有共享总线机制；具有中断机制。CPCI总线已被广泛使用，CPCI总线已形成一种标准，人们广泛使用CPCI总线扩展一些功能板卡。

RS232通信和USB通信出现的较早，已被人们广泛使用于测量，控制，数据传输中。目前，基于RS232通信和USB通信的外设较多，然而，将这些RS232通信和USB通信的外设连接到主控设备时，常常会出现主控设备的串口通道不足，无法连接到主控设备的问题。

这些外设要连接到主控设备常用的做法是：首先，添加主控器模块,扩充串口通道；其次，两个主控器之间通过连接线互连起来。这种做法有一些不足：电路比较复杂，增加了模块及连线；成本增加；维护费力费时，电路连线较多，不利于查找问题；系统功耗增加。

发明内容

本实用新型所要解决的技术问题在于克服上述通信外设的不足,提供一种设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力的基于CPCI总线的多通道的USB和RS232通信板。

解决上述技术问题采用的技术方案是：具有：对装置进行控制的FPGA电路；PCI电路；该电路与FPGA电路相连接；USB通信电路，该电路与FPGA电路相连接；RS232驱动电路，该电路与FPGA电路相连接。

本实用新型的FPGA电路为：集成电路U1的74脚～83脚、86脚～88脚、93脚、96脚、97脚、94脚、98脚～105脚、107脚、108脚、113脚～116脚、118脚～120脚、156脚、158脚、163脚～168脚、136脚～131脚、128脚～121脚、240脚～233脚、228脚～225脚、223脚～220脚、218脚～216脚、214脚、213脚、208脚～204脚、202脚～200脚接PCI电路，集成电路U1的163脚～168脚接RS232驱动电路、152脚接晶振Y1的4脚，集成电路U1的155脚、149脚、147脚、148脚、34脚～36脚、25脚、33脚、32脚、26脚、146脚、145脚依次接连接器J1的14脚～2脚，集成电路U1的193脚、199脚、197脚、196脚、187脚～181脚、60脚、57脚、56脚、54脚、53脚、49脚～42脚、37脚、24脚、21脚、20脚、18脚～11脚接USB通信电路，集成电路U1的191脚、110脚、90脚、72脚、211脚、229脚接1.5V电源，集成电路U1的92脚、70脚、112脚、157脚、130脚、172脚、209脚、231脚、189脚、22脚、51脚、9脚接3V电源，集成电路U1的154脚、27脚接A1.5V电源，集成电路U1的91脚、89脚、71脚、52脚、10脚、109脚、40脚、230脚、192脚、69脚、111脚、129脚、212脚、142脚、171脚、232脚、210脚、190脚、151脚、150脚、31脚、30脚接地，晶振Y1的1脚接3V电源、3脚接地，连接器J1的1脚接地；集成电路U1的型号为EP1C6Q240C6，晶振Y1的型号为JHY50M。

本实用新型的USB通信电路为：集成电路U4的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的193脚、199脚、197脚、196脚、187脚～181脚、60脚，集成电路U4的17脚接电容C1的一端、19脚接电容C6的一端并通过电阻R1接5V电源、15脚通过电阻R2接连接器USB1的3脚、16脚通过电阻R3接连接器USB1的2脚、12脚通过电阻R4接地、20脚接5V电源、4脚接3V电源，集成电路U4的26脚、21脚、18脚、7脚、25脚接地，电容C1、电容C6的另一端接地，连接器USB1的1脚接5V电源、4脚和5脚以及6脚接地；集成电路U6的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的57脚、56脚、54脚、53脚、49脚～42脚，集成电路U4的17脚接电容C9的一端、19脚接电容C12的一端并通过电阻R5接5V电源、15脚通过电阻R6接连接器USB2的3脚、16脚通过电阻R7接连接器USB2的2脚、12脚通过电阻R8接地、20脚接5V电源、4脚接3V电源，集成电路U6的26脚、21脚、18脚、7脚、25脚接地，电容C9、电容C12的另一端接地，连接器USB2的1脚接5V电源、4脚和5脚以及6脚接地；集成电路U8的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的37脚、24脚、21脚、20脚、18脚～11脚，集成电路U4的17脚接电容C15的一端、19脚接电容C18的一端并通过电阻R9接5V电源、15脚通过电阻R10接连接器USB3的3脚、16脚通过电阻R11接连接器USB3的2脚、12脚通过电阻R12接地、20脚接5V电源、4脚接3V电源，集成电路U8的26脚、21脚、18脚、7脚、25脚接地，电容C15、电容C18的另一端接地，连接器USB3的1脚接5V电源、4脚和5脚以及6脚接地；集成电路U4、集成电路U6、集成电路U8的型号为FT245RL。

本实用新型的RS232驱动电路为：集成电路U3的2脚接电容C3的一端、4脚接电容C3的另一端、5脚接电容C5的一端、6脚接电容C5的另一端、19脚和20脚接3V电源、13脚和15脚接集成电路U1的163脚和164脚、3脚接电容C2的一端、7脚接电容C4的一端、17脚和16脚接连接器J3的2脚和3脚、14脚和1脚以及18脚接地，电容C2、电容C4的另一端接地，连接器J3的1脚接地；集成电路U5的2脚接电容C8的一端、4脚接电容C8的另一端、5脚接电容C11的一端、6脚接电容C11的另一端、19脚和20脚接3V电源、13脚和15脚接集成电路U1的165脚和166脚、3脚接电容C7的一端、7脚接电容C10的一端、17脚和16脚接连接器J4的2脚和3脚、14脚和1脚以及18脚接地，电容C7、电容C10的另一端接地，连接器J4的1脚接地；集成电路U7的2脚接电容C14的一端、4脚接电容C14的另一端、5脚接电容C17的一端、6脚接电容C17的另一端、19脚和20脚接3V电源、13脚和15脚接集成电路U1的167脚和168脚、3脚接电容C13的一端、7脚接电容C16的一端、17脚和16脚接连接器J5的2脚和3脚、14脚和1脚以及18脚接地，电容C13、电容C16的另一端接地，连接器J5的1脚接地；集成电路U3、集成电路U5、集成电路U7的型号为SP3223。

本实用新型的PCI电路为：集成电路U2的43脚、42脚、39脚～34脚、32脚～28脚、25脚～23脚、11脚、8脚～2脚、157脚～150脚、33脚、22脚、12脚、158脚、21脚～19脚、44脚、18脚～13脚、159脚、149脚、148脚依次接连接器J2的57脚～9脚，集成电路U2的91脚～82脚、79脚～69脚、62脚～52脚、137脚～133脚、92脚～98脚、100脚～102脚、105脚～119脚、122脚、46脚～49脚、63脚、64脚、68脚、127脚、128脚、123脚～126脚、129脚～132脚依次接集成电路U1的74脚～83脚、86脚～88脚、93脚、96脚、97脚、94脚、98脚～105脚、107脚、108脚、113脚～116脚、118脚～120脚、156脚、158脚、163脚～168脚、136脚～131脚、128脚～121脚、240脚～233脚、228脚～225脚、223脚～220脚、218脚～216脚、214脚、213脚、208脚～204脚、202脚～200脚，集成电路U2的81脚、103脚、50脚、66脚、41脚、121脚、146脚、27脚、10脚、1脚接3V电源，集成电路U1的26脚、40脚、9脚、104脚、120脚、65脚、51脚、80脚、147脚、160脚接地，连接器J2的8脚～1脚接地；集成电路U2的型号为PCI9052。

由于本实用新型采用了FPGA电路、PCI电路、USB通信电路、RS232驱动电路，FPGA电路启动PCI局部总线的控制逻辑、3通道并口控制逻辑、3通道串口的控制逻辑并接收外部传来的数据，RS232驱动电路、USB通信电路将数据输出，本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。

附图说明

图1是本实用新型的电气原理方框图。

图2是图1中FPGA电路的电子线路原理图。

图3是图1中USB通信电路、RS232驱动电路的电子线路原理图。

图4是图1中PCI电路的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。

实施例1

在图1中，本实用新型基于CPCI总线的多通道的USB和RS232通信板由FPGA电路、PCI电路、USB通信电路、RS232驱动电路连接构成，PCI电路与FPGA电路相连接、FPGA电路的与USB通信电路和RS232驱动电路相连接。

在图2中，本实施例的FPGA电路由集成电路U1、晶振Y1、连接器J1连接构成，集成电路U1的型号为EP1C6Q240C6，晶振Y1的型号为JHY50M。集成电路U1的74脚～83脚、86脚～88脚、93脚、96脚、97脚、94脚、98脚～105脚、107脚、108脚、113脚～116脚、118脚～120脚、156脚、158脚、163脚～168脚、136脚～131脚、128脚～121脚、240脚～233脚、228脚～225脚、223脚～220脚、218脚～216脚、214脚、213脚、208脚～204脚、202脚～200脚接PCI电路，集成电路U1的163脚～168脚接RS232驱动电路、152脚接晶振Y1的4脚，集成电路U1的155脚、149脚、147脚、148脚、34脚～36脚、25脚、33脚、32脚、26脚、146脚、145脚依次接连接器J1的14脚～2脚，集成电路U1的193脚、199脚、197脚、196脚、187脚～181脚、60脚、57脚、56脚、54脚、53脚、49脚～42脚、37脚、24脚、21脚、20脚、18脚～11脚接USB通信电路，集成电路U1的191脚、110脚、90脚、72脚、211脚、229脚接1.5V电源，集成电路U1的92脚、70脚、112脚、157脚、130脚、172脚、209脚、231脚、189脚、22脚、51脚、9脚接3V电源，集成电路U1的154脚、27脚接A1.5V电源，集成电路U1的91脚、89脚、71脚、52脚、10脚、109脚、40脚、230脚、192脚、69脚、111脚、129脚、212脚、142脚、171脚、232脚、210脚、190脚、151脚、150脚、31脚、30脚接地，晶振Y1的1脚接3V电源、3脚接地，连接器J1的1脚接地。

在图3中，本实施例的USB通信电路由集成电路U4、集成电路U6、集成电路U8、电阻R1～电阻R12、电容C1、电容C6、电容C9、电容C12、电容C15、电容个C18、连接器USB1～连接器USB3连接构成，集成电路U4、集成电路U6、集成电路U8的型号为FT245RL。集成电路U4的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的193脚、199脚、197脚、196脚、187脚～181脚、60脚，集成电路U4的17脚接电容C1的一端、19脚接电容C6的一端并通过电阻R1接5V电源、15脚通过电阻R2接连接器USB1的3脚、16脚通过电阻R3接连接器USB1的2脚、12脚通过电阻R4接地、20脚接5V电源、4脚接3V电源，集成电路U4的26脚、21脚、18脚、7脚、25脚接地，电容C1、电容C6的另一端接地，连接器USB1的1脚接5V电源、4脚和5脚以及6脚接地；集成电路U6的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的57脚、56脚、54脚、53脚、49脚～42脚，集成电路U4的17脚接电容C9的一端、19脚接电容C12的一端并通过电阻R5接5V电源、15脚通过电阻R6接连接器USB2的3脚、16脚通过电阻R7接连接器USB2的2脚、12脚通过电阻R8接地、20脚接5V电源、4脚接3V电源，集成电路U6的26脚、21脚、18脚、7脚、25脚接地，电容C9、电容C12的另一端接地，连接器USB2的1脚接5V电源、4脚和5脚以及6脚接地；集成电路U8的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的37脚、24脚、21脚、20脚、18脚～11脚，集成电路U4的17脚接电容C15的一端、19脚接电容C18的一端并通过电阻R9接5V电源、15脚通过电阻R10接连接器USB3的3脚、16脚通过电阻R11接连接器USB3的2脚、12脚通过电阻R12接地、20脚接5V电源、4脚接3V电源，集成电路U8的26脚、21脚、18脚、7脚、25脚接地，电容C15、电容C18的另一端接地，连接器USB3的1脚接5V电源、4脚和5脚以及6脚接地。

在图3中，本实施例的RS232驱动电路由集成电路U3、集成电路U5、集成电路U7、电容C2～电容C5、电容C7、电容C8、电容C10、电容C11、电容C13、电容C14、电容C16、电容C17、连接器J3～连接器J5连接构成，集成电路U3、集成电路U5、集成电路U7的型号为SP3223。集成电路U3的2脚接电容C3的一端、4脚接电容C3的另一端、5脚接电容C5的一端、6脚接电容C5的另一端、19脚和20脚接3V电源、13脚和15脚接集成电路U1的163脚和164脚、3脚接电容C2的一端、7脚接电容C4的一端、17脚和16脚接连接器J3的2脚和3脚、14脚和1脚以及18脚接地，电容C2、电容C4的另一端接地，连接器J3的1脚接地；集成电路U5的2脚接电容C8的一端、4脚接电容C8的另一端、5脚接电容C11的一端、6脚接电容C11的另一端、19脚和20脚接3V电源、13脚和15脚接集成电路U1的165脚和166脚、3脚接电容C7的一端、7脚接电容C10的一端、17脚和16脚接连接器J4的2脚和3脚、14脚和1脚以及18脚接地，电容C7、电容C10的另一端接地，连接器J4的1脚接地；集成电路U7的2脚接电容C14的一端、4脚接电容C14的另一端、5脚接电容C17的一端、6脚接电容C17的另一端、19脚和20脚接3V电源、13脚和15脚接集成电路U1的167脚和168脚、3脚接电容C13的一端、7脚接电容C16的一端、17脚和16脚接连接器J5的2脚和3脚、14脚和1脚以及18脚接地，电容C13、电容C16的另一端接地，连接器J5的1脚接地。

在图3中，本实施例的PCI电路由集成电路U2、连接器J2连接构成，集成电路U2的型号为PCI9052。集成电路U2的43脚、42脚、39脚～34脚、32脚～28脚、25脚～23脚、11脚、8脚～2脚、157脚～150脚、33脚、22脚、12脚、158脚、21脚～19脚、44脚、18脚～13脚、159脚、149脚、148脚依次接连接器J2的57脚～9脚，集成电路U2的91脚～82脚、79脚～69脚、62脚～52脚、137脚～133脚、92脚～98脚、100脚～102脚、105脚～119脚、122脚、46脚～49脚、63脚、64脚、68脚、127脚、128脚、123脚～126脚、129脚～132脚依次接集成电路U1的74脚～83脚、86脚～88脚、93脚、96脚、97脚、94脚、98脚～105脚、107脚、108脚、113脚～116脚、118脚～120脚、156脚、158脚、163脚～168脚、136脚～131脚、128脚～121脚、240脚～233脚、228脚～225脚、223脚～220脚、218脚～216脚、214脚、213脚、208脚～204脚、202脚～200脚，集成电路U2的81脚、103脚、50脚、66脚、41脚、121脚、146脚、27脚、10脚、1脚接3V电源，集成电路U1的26脚、40脚、9脚、104脚、120脚、65脚、51脚、80脚、147脚、160脚接地，连接器J2的8脚～1脚接地。

本实用新型的工作原理如下：

系统上电，集成电路U1开始初始化工作，完成FPGA的硬件配置工作：包括PCI局部总线的控制逻辑，3通道串口的控制逻辑,3通道并口的控制逻辑。此后，电路进入正常工作状态。

首先，集成电路U1等待接收从外部传来的数据。数据信号从连接器J2的26脚～57脚输出，输入到集成电路U2,经过集成电路U2的总线转换处理，数据信号从集成电路U2的91脚～82脚，79脚～69脚，62脚～52脚输出，输入到集成电路U1。

其次，集成电路U1启动3通道串口的控制逻辑，将接收的数据通过串口转发出去。数据信号从集成电路U1的引脚163脚输出，输入到集成电路U3的13脚，经过集成电路U3电平变换处理，从集成电路U3的17脚输出，输入到连接器J3，从连接器J3输出数据或数据信号从集成电路U1的165脚输出，输入到集成电路U5的13脚，经过集成电路U5电平变换处理，从集成电路U5的17脚输出，输入到连接器J4，从连接器J4输出数据；或数据信号从集成电路U1的167脚输出，输入到集成电路U7的13脚，经过集成电路U7电平变换处理，从集成电路U7的17脚输出，输入到连接器J5，从连接器J5输出数据。

最后，集成电路U1启动3通道并口的控制逻辑，将接收的数据转发出去。数据信号从集成电路U1的60脚、181脚～187脚输出，输入到集成电路U4的1脚～3脚、5脚、6脚、9脚～11脚，接着，USB外设开始读取数据，数据从集成电路U4的15脚、16脚输出，经过电阻R2、电阻R3，输入到连接器USB1，从连接器USB1输出数据；或数据信号从集成电路U1的42脚～49脚输出，输入到集成电路U6的1脚～3脚、5脚、6脚、9脚～11脚，接着，USB外设开始读取数据，数据从集成电路U6的15脚、16脚输出，经过电阻R6、电阻R7，输入到连接器USB2，从连接器USB2输出数据；或数据信号从集成电路U1的11脚～18脚输出，输入到集成电路U8的1脚～3脚、5脚、6脚、9脚～11脚，接着，USB外设开始读取数据，数据从集成电路U8的15脚、16脚输出，经过电阻R10、电阻R11，输入到连接器USB3，从连接器USB3输出数据。

Claims (5)

1.一种基于CPCI总线的多通道的USB和RS232通信板，其特征在于：具有：

对装置进行控制的FPGA电路；

PCI电路；该电路与FPGA电路相连接；

USB通信电路，该电路与FPGA电路相连接；

RS232驱动电路，该电路与FPGA电路相连接。

2.根据权利要求1所述的基于CPCI总线的多通道的USB和RS232通信板，其特征在于所述的FPGA电路为：集成电路U1的74脚～83脚、86脚～88脚、93脚、96脚、97脚、94脚、98脚～105脚、107脚、108脚、113脚～116脚、118脚～120脚、156脚、158脚、163脚～168脚、136脚～131脚、128脚～121脚、240脚～233脚、228脚～225脚、223脚～220脚、218脚～216脚、214脚、213脚、208脚～204脚、202脚～200脚接PCI电路，集成电路U1的163脚～168脚接RS232驱动电路、152脚接晶振Y1的4脚，集成电路U1的155脚、149脚、147脚、148脚、34脚～36脚、25脚、33脚、32脚、26脚、146脚、145脚依次接连接器J1的14脚～2脚，集成电路U1的193脚、199脚、197脚、196脚、187脚～181脚、60脚、57脚、56脚、54脚、53脚、49脚～42脚、37脚、24脚、21脚、20脚、18脚～11脚接USB通信电路，集成电路U1的191脚、110脚、90脚、72脚、211脚、229脚接1.5V电源，集成电路U1的92脚、70脚、112脚、157脚、130脚、172脚、209脚、231脚、189脚、22脚、51脚、9脚接3V电源，集成电路U1的154脚、27脚接A1.5V电源，集成电路U1的91脚、89脚、71脚、52脚、10脚、109脚、40脚、230脚、192脚、69脚、111脚、129脚、212脚、142脚、171脚、232脚、210脚、190脚、151脚、150脚、31脚、30脚接地，晶振Y1的1脚接3V电源、3脚接地，连接器J1的1脚接地；集成电路U1的型号为EP1C6Q240C6，晶振Y1的型号为JHY50M。

3.根据权利要求1所述的基于CPCI总线的多通道的USB和RS232通信板，其特征在于所述USB通信电路为：集成电路U4的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的193脚、199脚、197脚、196脚、187脚～181脚、60脚，集成电路U4的17脚接电容C1的一端、19脚接电容C6的一端并通过电阻R1接5V电源、15脚通过电阻R2接连接器USB1的3脚、16脚通过电阻R3接连接器USB1的2脚、12脚通过电阻R4接地、20脚接5V电源、4脚接3V电源，集成电路U4的26脚、21脚、18脚、7脚、25脚接地，电容C1、电容C6的另一端接地，连接器USB1的1脚接5V电源、4脚和5脚以及6脚接地；集成电路U6的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的57脚、56脚、54脚、53脚、49脚～42脚，集成电路U4的17脚接电容C9的一端、19脚接电容C12的一端并通过电阻R5接5V电源、15脚通过电阻R6接连接器USB2的3脚、16脚通过电阻R7接连接器USB2的2脚、12脚通过电阻R8接地、20脚接5V电源、4脚接3V电源，集成电路U6的26脚、21脚、18脚、7脚、25脚接地，电容C9、电容C12的另一端接地，连接器USB2的1脚接5V电源、4脚和5脚以及6脚接地；集成电路U8的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的37脚、24脚、21脚、20脚、18脚～11脚，集成电路U4的17脚接电容C15的一端、19脚接电容C18的一端并通过电阻R9接5V电源、15脚通过电阻R10接连接器USB3的3脚、16脚通过电阻R11接连接器USB3的2脚、12脚通过电阻R12接地、20脚接5V电源、4脚接3V电源，集成电路U8的26脚、21脚、18脚、7脚、25脚接地，电容C15、电容C18的另一端接地，连接器USB3的1脚接5V电源、4脚和5脚以及6脚接地；集成电路U4、集成电路U6、集成电路U8的型号为FT245RL。

4.根据权利要求1所述的基于CPCI总线的多通道的USB和RS232通信板，其特征在于所述RS232驱动电路为：集成电路U3的2脚接电容C3的一端、4脚接电容C3的另一端、5脚接电容C5的一端、6脚接电容C5的另一端、19脚和20脚接3V电源、13脚和15脚接集成电路U1的163脚和164脚、3脚接电容C2的一端、7脚接电容C4的一端、17脚和16脚接连接器J3的2脚和3脚、14脚和1脚以及18脚接地，电容C2、电容C4的另一端接地，连接器J3的1脚接地；集成电路U5的2脚接电容C8的一端、4脚接电容C8的另一端、5脚接电容C11的一端、6脚接电容C11的另一端、19脚和20脚接3V电源、13脚和15脚接集成电路U1的165脚和166脚、3脚接电容C7的一端、7脚接电容C10的一端、17脚和16脚接连接器J4的2脚和3脚、14脚和1脚以及18脚接地，电容C7、电容C10的另一端接地，连接器J4的1脚接地；集成电路U7的2脚接电容C14的一端、4脚接电容C14的另一端、5脚接电容C17的一端、6脚接电容C17的另一端、19脚和20脚接3V电源、13脚和15脚接集成电路U1的167脚和168脚、3脚接电容C13的一端、7脚接电容C16的一端、17脚和16脚接连接器J5的2脚和3脚、14脚和1脚以及18脚接地，电容C13、电容C16的另一端接地，连接器J5的1脚接地；集成电路U3、集成电路U5、集成电路U7的型号为SP3223。

5.根据权利要求1所述的基于CPCI总线的多通道的USB和RS232通信板，其特征在于所述的PCI电路为：集成电路U2的43脚、42脚、39脚～34脚、32脚～28脚、25脚～23脚、11脚、8脚～2脚、157脚～150脚、33脚、22脚、12脚、158脚、21脚～19脚、44脚、18脚～13脚、159脚、149脚、148脚依次接连接器J2的57脚～9脚，集成电路U2的91脚～82脚、79脚～69脚、62脚～52脚、137脚～133脚、92脚～98脚、100脚～102脚、105脚～119脚、122脚、46脚～49脚、63脚、64脚、68脚、127脚、128脚、123脚～126脚、129脚～132脚依次接集成电路U1的74脚～83脚、86脚～88脚、93脚、96脚、97脚、94脚、98脚～105脚、107脚、108脚、113脚～116脚、118脚～120脚、156脚、158脚、163脚～168脚、136脚～131脚、128脚～121脚、240脚～233脚、228脚～225脚、223脚～220脚、218脚～216脚、214脚、213脚、208脚～204脚、202脚～200脚，集成电路U2的81脚、103脚、50脚、66脚、41脚、121脚、146脚、27脚、10脚、1脚接3V电源，集成电路U1的26脚、40脚、9脚、104脚、120脚、65脚、51脚、80脚、147脚、160脚接地，连接器J2的8脚～1脚接地；集成电路U2的型号为PCI9052。