CN206321983U - 基于cpci总线的6通道的rs485扩展板 - Google Patents

Abstract

一种基于CPCI总线的6通道的RS485扩展板，具有PCI电路；该电路与FPGA电路相连接；RS485驱动电路，该电路与FPGA电路相连接；本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。

Description

基于CPCI总线的6通道的RS485扩展板

技术领域

本实用新型属于集成电路技术领域，具体涉及到一种基于CPCI总线的6通道的RS485扩展板。

背景技术

随着微电子、通信技术的发展，主流测量控制系统已形成以计算机测控系统和嵌入式测控系统为主。主流的测量控制系统中，我们经常要用到CPCI总线。CPCI总线有一些优点：总线空间与处理器空间隔离；可扩展性较好；具有动态配置机制即插即用；总线带宽较宽；具有共享总线机制；具有中断机制。CPCI总线已被广泛使用，CPCI总线已形成一种标准，人们广泛使用CPCI总线扩展一些功能板卡。

RS485通信出现的较早，已被人们广泛使用于测量，控制，数据传输中。目前，基于RS485通信的外设较多，然而，将RS485通信的外设连接到主控设备时，常常会出现主控设备的串口通道不足，无法连接到主控设备的问题。

这些外设要连接到主控设备常用的做法是：首先，添加主控器模块,扩充串口通道；其次，两个主控器之间通过连接线互连起来。这种做法有一些不足：电路比较复杂，增加了模块及连线；成本增加；维护费力费时，电路连线较多，不利于查找问题；系统功耗增加。

发明内容

本实用新型所要解决的技术问题在于克服上述通信外设的不足,提供一种设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力的基于CPCI总线的6通道的RS485扩展板。

解决上述技术问题采用的技术方案是：具有：对装置进行控制的FPGA电路；PCI电路；该电路与FPGA电路相连接；RS485驱动电路，该电路与FPGA电路相连接。

本实用新型的FPGA电路为：集成电路U1的119脚～116脚、114脚、149脚、141脚～139脚、150脚、137脚～135脚、58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚、49脚～51脚、54脚～57脚、37脚、4脚～9脚、11脚、13脚～16脚、18脚、20脚、21脚、214脚、216脚、218脚、223脚、226脚、228脚、230脚～233脚、235脚、236脚、238脚、237脚、184脚、185脚、187脚～189脚、191脚、192脚、194脚、195脚、197脚、199脚、200脚、203脚、155脚～157脚、159脚、161脚、162脚、164脚～168脚、170脚、173脚～175脚、177脚、178脚、125脚～128脚、130脚～132脚接PCI电路，集成电路U1的100脚、97脚、90脚、88脚、86脚、84脚、79脚、78脚、72脚、70脚、67脚、66脚接RS485驱动电路，集成电路U1的154脚接晶振Y1的4脚、22脚、25脚、23脚、24脚、27脚、147脚、146脚、29脚、26脚、144脚、33脚、143脚依次接连接器J1的13脚～2脚，集成电路U1的36脚、53脚、10脚、19脚、219脚、229脚、190脚、207脚、160脚、176脚、129脚、142脚、101脚、115脚、69脚、77脚、83脚接地3V电源，集成电路U1的62脚、121脚、182脚、240脚、60脚、2脚、180脚、123脚、28脚、40脚、76脚、82脚、93脚、99脚、104脚、108脚、148脚、158脚、196脚、201脚、204脚、211脚、220脚、224脚接1.2V电源，集成电路U1的122脚、124脚、120脚、1脚、3脚、239脚、179脚、181脚、183脚、59脚、61脚、63脚、227脚、225脚接地，晶振Y1的1脚接3V电源、3脚接地，连接器J1的1脚接地；集成电路U1的型号为EP2C20Q240C6，晶振Y1的型号为JHY50M。

本实用新型的RS485驱动电路为：集成电路U3的5脚和2脚接集成电路U1的100脚和97脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J3的1脚、2脚、4脚、3脚；集成电路U4的5脚和2脚接集成电路U1的90脚和88脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J4的1脚、2脚、4脚、3脚；集成电路U5的5脚和2脚接集成电路U1的86脚和84脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J5的1脚、2脚、4脚、3脚；集成电路U6的5脚和2脚接集成电路U1的79脚和78脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J6的1脚、2脚、4脚、3脚；集成电路U7的5脚和2脚接集成电路U1的72脚和70脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J7的1脚、2脚、4脚、3脚；集成电路U8的5脚和2脚接集成电路U1的67脚和66脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J8的1脚、2脚、4脚、3脚；集成电路U3～集成电路U8的型号为MAX13448E。

本实用新型的PCI电路为：集成电路U2的43脚、42脚、40脚～36脚、34脚～31脚、15脚～8脚、5脚～2脚、175脚～173脚、41脚、30脚、16脚、6脚、17脚、18脚、21脚～24脚、29脚、7脚、168脚、167脚、25脚、26脚、52脚、171脚、172脚、169脚、170脚、51脚～46脚依次接连接器J2的57脚～11脚、6脚～1脚，集成电路U2的153脚、163脚、134脚、150脚、149脚、143脚、151脚、135脚、154脚、152脚、158脚、159脚、146脚、121脚、130脚～117脚、114脚～110脚、107脚～100脚、98脚～95脚、138脚、137脚、53脚、136脚、145脚、148脚、90脚、54脚～59脚、139脚、160脚、144脚、155脚～157脚、142脚、92脚、91脚、93脚、94脚、87脚～71脚、68脚～63脚、60脚依次接集成电路U1的119脚～116脚、114脚、149脚、141脚～139脚、150脚、137脚～135脚、58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚、49脚～51脚、54脚～57脚、37脚、4脚～9脚、11脚、13脚～16脚、18脚、20脚、21脚、214脚、216脚、218脚、223脚、226脚、228脚、230脚～233脚、235脚、236脚、238脚、237脚、184脚、185脚、187脚～189脚、191脚、192脚、194脚、195脚、197脚、199脚、200脚、203脚、155脚～157脚、159脚、161脚、162脚、164脚～168脚、170脚、173脚～175脚、177脚、178脚、125脚～128脚、130脚～132脚，集成电路U2的162脚、147脚、141脚、133脚、116脚、109脚、99脚、89脚、70脚、62脚、45脚、35脚、28脚、20脚、1脚接3V电源，集成电路U2的140脚、161脚、108脚、115脚、132脚、176脚、88脚、69脚、61脚、44脚、27脚、19脚接地，连接器J2的10脚～7脚接地；集成电路U2的型号为PCI9054。

由于本实用新型采用了FPGA电路、PCI电路、RS485驱动电路，FPGA电路启动PCI局部总线的控制逻辑和6通道串口的控制逻辑并接收外部传来的数据，RS485驱动电路进行电平转换并将数据输出，本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。

附图说明

图1是本实用新型的电气原理方框图。

图2是图1中FPGA电路的电子线路原理图。

图3是图1中RS485驱动电路的电子电路原理图。

图4是图1中PCI电路的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。

实施例1

在图1中，本实用新型基于CPCI总线的6通道的RS485扩展板由FPGA电路、PCI电路、RS485驱动电路连接构成，PCI电路与FPGA电路相连接，RS485驱动电路与FPGA电路相连接。

在图2中，本实施例的FPGA电路由集成电路U1、晶振Y1、连接器J1连接构成，集成电路U1的型号为EP2C20Q240C6，晶振Y1的型号为JHY50M。集成电路U1的119脚～116脚、114脚、149脚、141脚～139脚、150脚、137脚～135脚、58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚、49脚～51脚、54脚～57脚、37脚、4脚～9脚、11脚、13脚～16脚、18脚、20脚、21脚、214脚、216脚、218脚、223脚、226脚、228脚、230脚～233脚、235脚、236脚、238脚、237脚、184脚、185脚、187脚～189脚、191脚、192脚、194脚、195脚、197脚、199脚、200脚、203脚、155脚～157脚、159脚、161脚、162脚、164脚～168脚、170脚、173脚～175脚、177脚、178脚、125脚～128脚、130脚～132脚接PCI电路，集成电路U1的100脚、97脚、90脚、88脚、86脚、84脚、79脚、78脚、72脚、70脚、67脚、66脚接RS485驱动电路，集成电路U1的154脚接晶振Y1的4脚、22脚、25脚、23脚、24脚、27脚、147脚、146脚、29脚、26脚、144脚、33脚、143脚依次接连接器J1的13脚～2脚，集成电路U1的36脚、53脚、10脚、19脚、219脚、229脚、190脚、207脚、160脚、176脚、129脚、142脚、101脚、115脚、69脚、77脚、83脚接地3V电源，集成电路U1的62脚、121脚、182脚、240脚、60脚、2脚、180脚、123脚、28脚、40脚、76脚、82脚、93脚、99脚、104脚、108脚、148脚、158脚、196脚、201脚、204脚、211脚、220脚、224脚接1.2V电源，集成电路U1的122脚、124脚、120脚、1脚、3脚、239脚、179脚、181脚、183脚、59脚、61脚、63脚、227脚、225脚接地，晶振Y1的1脚接3V电源、3脚接地，连接器J1的1脚接地。

在图3中，本实施例的RS485驱动电路由集成电路U3～集成电路U8、连接器J3～连接器J8连接构成，集成电路U3～集成电路U8的型号为MAX13448E。集成电路U3的5脚和2脚接集成电路U1的100脚和97脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J3的1脚、2脚、4脚、3脚；集成电路U4的5脚和2脚接集成电路U1的90脚和88脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J4的1脚、2脚、4脚、3脚；集成电路U5的5脚和2脚接集成电路U1的86脚和84脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J5的1脚、2脚、4脚、3脚；集成电路U6的5脚和2脚接集成电路U1的79脚和78脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J6的1脚、2脚、4脚、3脚；集成电路U7的5脚和2脚接集成电路U1的72脚和70脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J7的1脚、2脚、4脚、3脚；集成电路U8的5脚和2脚接集成电路U1的67脚和66脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J8的1脚、2脚、4脚、3脚。

在图4中，本实施例的PCI电路由集成电路U2、连接器J2连接构成，集成电路U2的型号为PCI9054。集成电路U2的43脚、42脚、40脚～36脚、34脚～31脚、15脚～8脚、5脚～2脚、175脚～173脚、41脚、30脚、16脚、6脚、17脚、18脚、21脚～24脚、29脚、7脚、168脚、167脚、25脚、26脚、52脚、171脚、172脚、169脚、170脚、51脚～46脚依次接连接器J2的57脚～11脚、6脚～1脚，集成电路U2的153脚、163脚、134脚、150脚、149脚、143脚、151脚、135脚、154脚、152脚、158脚、159脚、146脚、121脚、130脚～117脚、114脚～110脚、107脚～100脚、98脚～95脚、138脚、137脚、53脚、136脚、145脚、148脚、90脚、54脚～59脚、139脚、160脚、144脚、155脚～157脚、142脚、92脚、91脚、93脚、94脚、87脚～71脚、68脚～63脚、60脚依次接集成电路U1的119脚～116脚、114脚、149脚、141脚～139脚、150脚、137脚～135脚、58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚、49脚～51脚、54脚～57脚、37脚、4脚～9脚、11脚、13脚～16脚、18脚、20脚、21脚、214脚、216脚、218脚、223脚、226脚、228脚、230脚～233脚、235脚、236脚、238脚、237脚、184脚、185脚、187脚～189脚、191脚、192脚、194脚、195脚、197脚、199脚、200脚、203脚、155脚～157脚、159脚、161脚、162脚、164脚～168脚、170脚、173脚～175脚、177脚、178脚、125脚～128脚、130脚～132脚，集成电路U2的162脚、147脚、141脚、133脚、116脚、109脚、99脚、89脚、70脚、62脚、45脚、35脚、28脚、20脚、1脚接3V电源，集成电路U2的140脚、161脚、108脚、115脚、132脚、176脚、88脚、69脚、61脚、44脚、27脚、19脚接地，连接器J2的10脚～7脚接地。

本实用新型的工作原理如下：

系统上电，首先，集成电路U1开始初始化工作，完成FPGA的硬件配置工作：包括6通道串口的控制逻辑，PCI局部总线的控制逻辑。此后，电路进入正常工作状态。

首先，集成电路U1等待接收从外部传来的数据。数据信号从连接器J2的32脚～57脚输出，输入到集成电路U2,经过集成电路U2的总线变换处理，数据信号从集成电路U2的131脚～117脚、114脚～110脚、107脚～100脚、98脚～95脚输出，输入到集成电路U1。

其次，集成电路U1启动6通道串口的控制逻辑，将接收的数据通过串口发送出去。数据信号从集成电路U1的100脚输出，输入到集成电路U3的5脚，经过集成电路U3电平变换处理，从集成电路U3的9脚、10脚输出，输入到连接器J3，从连接器J3输出数据；或数据信号从集成电路U1的90脚输出，输入到集成电路U4的5，脚经过集成电路U4电平变换处理，从集成电路U4的9脚、10脚输出，输入到连接器J4，从连接器J4输出数据；或数据信号从集成电路U1的86脚输出，输入到集成电路U5的5脚，经过集成电路U5电平变换处理，从集成电路U5的9脚、10脚输出，输入到连接器J5，从连接器J5输出数据；或数据信号从集成电路U1的79脚输出，输入到集成电路U6的5脚，经过集成电路U6电平变换处理，从集成电路U6的9脚、10脚输出，输入到连接器J6，从连接器J6输出数据；或数据信号从集成电路U1的72脚输出，输入到集成电路U7的5脚，经过集成电路U7电平变换处理，从集成电路U7的9脚、10脚输出，输入到连接器J7，从连接器J7输出数据；或数据信号从集成电路U1的67脚输出，输入到集成电路U8的5脚，经过集成电路U8电平变换处理，从集成电路U8的9脚、10脚输出，输入到连接器J8，从连接器J8输出数据。

Claims (4)

1.一种基于CPCI总线的6通道的RS485扩展板，其特征在于：具有：

对装置进行控制的FPGA电路；

PCI电路；该电路与FPGA电路相连接；

RS485驱动电路，该电路与FPGA电路相连接。

2.根据权利要求1所述的基于CPCI总线的6通道的RS485扩展板，其特征在于所述的FPGA电路为：集成电路U1的119脚～116脚、114脚、149脚、141脚～139脚、150脚、137脚～135脚、58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚、49脚～51脚、54脚～57脚、37脚、4脚～9脚、11脚、13脚～16脚、18脚、20脚、21脚、214脚、216脚、218脚、223脚、226脚、228脚、230脚～233脚、235脚、236脚、238脚、237脚、184脚、185脚、187脚～189脚、191脚、192脚、194脚、195脚、197脚、199脚、200脚、203脚、155脚～157脚、159脚、161脚、162脚、164脚～168脚、170脚、173脚～175脚、177脚、178脚、125脚～128脚、130脚～132脚接PCI电路，集成电路U1的100脚、97脚、90脚、88脚、86脚、84脚、79脚、78脚、72脚、70脚、67脚、66脚接RS485驱动电路，集成电路U1的154脚接晶振Y1的4脚、22脚、25脚、23脚、24脚、27脚、147脚、146脚、29脚、26脚、144脚、33脚、143脚依次接连接器J1的13脚～2脚，集成电路U1的36脚、53脚、10脚、19脚、219脚、229脚、190脚、207脚、160脚、176脚、129脚、142脚、101脚、115脚、69脚、77脚、83脚接地3V电源，集成电路U1的62脚、121脚、182脚、240脚、60脚、2脚、180脚、123脚、28脚、40脚、76脚、82脚、93脚、99脚、104脚、108脚、148脚、158脚、196脚、201脚、204脚、211脚、220脚、224脚接1.2V电源，集成电路U1的122脚、124脚、120脚、1脚、3脚、239脚、179脚、181脚、183脚、59脚、61脚、63脚、227脚、225脚接地，晶振Y1的1脚接3V电源、3脚接地，连接器J1的1脚接地；集成电路U1的型号为EP2C20Q240C6，晶振Y1的型号为JHY50M。

3.根据权利要求1所述的基于CPCI总线的6通道的RS485扩展板，其特征在于所述RS485驱动电路为：集成电路U3的5脚和2脚接集成电路U1的100脚和97脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J3的1脚、2脚、4脚、3脚；集成电路U4的5脚和2脚接集成电路U1的90脚和88脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J4的1脚、2脚、4脚、3脚；集成电路U5的5脚和2脚接集成电路U1的86脚和84脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J5的1脚、2脚、4脚、3脚；集成电路U6的5脚和2脚接集成电路U1的79脚和78脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J6的1脚、2脚、4脚、3脚；集成电路U7的5脚和2脚接集成电路U1的72脚和70脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J7的1脚、2脚、4脚、3脚；集成电路U8的5脚和2脚接集成电路U1的67脚和66脚、4脚和3脚以及14脚接5V电源、7脚和6脚接地、9脚～12脚依次接连接器J8的1脚、2脚、4脚、3脚；集成电路U3～集成电路U8的型号为MAX13448E。

4.根据权利要求1所述的基于CPCI总线的6通道的RS485扩展板，其特征在于所述的PCI电路为：集成电路U2的43脚、42脚、40脚～36脚、34脚～31脚、15脚～8脚、5脚～2脚、175脚～173脚、41脚、30脚、16脚、6脚、17脚、18脚、21脚～24脚、29脚、7脚、168脚、167脚、25脚、26脚、52脚、171脚、172脚、169脚、170脚、51脚～46脚依次接连接器J2的57脚～11脚、6脚～1脚，集成电路U2的153脚、163脚、134脚、150脚、149脚、143脚、151脚、135脚、154脚、152脚、158脚、159脚、146脚、121脚、130脚～117脚、114脚～110脚、107脚～100脚、98脚～95脚、138脚、137脚、53脚、136脚、145脚、148脚、90脚、54脚～59脚、139脚、160脚、144脚、155脚～157脚、142脚、92脚、91脚、93脚、94脚、87脚～71脚、68脚～63脚、60脚依次接集成电路U1的119脚～116脚、114脚、149脚、141脚～139脚、150脚、137脚～135脚、58脚、38脚、39脚、41脚、42脚、44脚、46脚、47脚、49脚～51脚、54脚～57脚、37脚、4脚～9脚、11脚、13脚～16脚、18脚、20脚、21脚、214脚、216脚、218脚、223脚、226脚、228脚、230脚～233脚、235脚、236脚、238脚、237脚、184脚、185脚、187脚～189脚、191脚、192脚、194脚、195脚、197脚、199脚、200脚、203脚、155脚～157脚、159脚、161脚、162脚、164脚～168脚、170脚、173脚～175脚、177脚、178脚、125脚～128脚、130脚～132脚，集成电路U2的162脚、147脚、141脚、133脚、116脚、109脚、99脚、89脚、70脚、62脚、45脚、35脚、28脚、20脚、1脚接3V电源，集成电路U2的140脚、161脚、108脚、115脚、132脚、176脚、88脚、69脚、61脚、44脚、27脚、19脚接地，连接器J2的10脚～7脚接地；集成电路U2的型号为PCI9054。