CN206322173U - 基于cpci总线的rs422和rs485通信板 - Google Patents

Abstract

一种基于CPCI总线的RS422和RS485通信板，具有PCI电路；该电路的输出端接FPGA电路的输入端；RS485驱动电路，该电路的输入端接FPGA电路的输出端；RS422驱动电路，该电路的输入端接FPGA电路的输出端；本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。

Description

基于CPCI总线的RS422和RS485通信板

技术领域

本实用新型属于集成电路技术领域，具体涉及到一种基于CPCI总线的RS422和RS485通信板。

背景技术

随着微电子、通信技术的发展，主流测量控制系统已形成以计算机测控系统和嵌入式测控系统为主。主流的测量控制系统中，我们经常要用到CPCI总线。CPCI总线有一些优点：总线空间与处理器空间隔离；可扩展性较好；具有动态配置机制即插即用；总线带宽较宽；具有共享总线机制；具有中断机制。CPCI总线已被广泛使用，CPCI总线已形成一种标准，人们广泛使用CPCI总线扩展一些功能板卡。

RS485通信和RS422通信出现的较早，已被人们广泛使用于测量，控制，数据传输中。目前，基于RS485通信和RS422通信的外设较多，然而，将这些RS485通信和RS422通信的外设连接到主控设备时，常常会出现主控设备的串口通道不足，无法连接到主控设备的问题。

这些外设要连接到主控设备常用的做法是：首先，添加主控器模块,扩充串口通道；其次，两个主控器之间通过连接线互连起来。这种做法有一些不足：电路比较复杂，增加了模块及连线；成本增加；维护费力费时，电路连线较多，不利于查找问题；系统功耗增加。

发明内容

本实用新型所要解决的技术问题在于克服上述通信外设的不足,提供一种设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力的基于CPCI总线的RS422和RS485通信板。

解决上述技术问题采用的技术方案是：具有：对装置进行控制的FPGA电路；PCI电路；该电路的输出端接FPGA电路的输入端；RS485驱动电路，该电路的输入端接FPGA电路的输出端；RS422驱动电路，该电路的输入端接FPGA电路的输出端。

本实用新型的FPGA电路为：集成电路U1的143脚、144脚、4脚～7脚、10脚、11脚、25脚～28脚、31脚、32脚、12脚、33脚、36脚、111脚～114脚、107脚～110脚接PCI电路，集成电路U1的134脚、139脚、141脚、142脚、106脚、105脚、103脚、100脚、84脚、83脚、79脚、78脚接RS422驱动电路，集成电路U1的124脚、125脚、130脚、131脚、73脚、72脚、61脚、60脚、57脚、56脚、58脚、59脚接RS485驱动电路，集成电路U1的89脚、88脚、90脚、95脚接连接器J7的1脚～4脚，集成电路U1的92脚接晶振Y1的4脚，集成电路U1的66脚、44脚、102脚、81脚、137脚、115脚、29脚、8脚接3V电源，集成电路U1的94脚、15脚、117脚、64脚、55脚、46脚、126脚、135脚接1.5V电源，集成电路U1的23脚、22脚、138脚、136脚、127脚、118脚、116脚、101脚、80脚、65脚、63脚、54脚、45脚、43脚、30脚、9脚、18脚、19脚、91脚接地，连接器J7的5脚接地，晶振Y1的1脚接3V电源、3脚接地；集成电路U1的型号为EP1C6T144C8，晶振Y1的型号为JHY50M。

本实用新型的RS485驱动电路为：集成电路U2的4脚～1脚依次接集成电路U1的124脚、125脚、130脚、131脚，集成电路U2的6脚接电阻R1的一端和连接器J1的2脚、7脚接电阻R1的另一端和连接器J1的1脚、8脚接5V电源、5脚接地，集成电路U6的1脚～4脚依次接集成电路U1的73脚、72脚、61脚、60脚，集成电路U6的7脚接电阻R2的一端和连接器J5的1脚、6脚接电阻R2的另一端和连接器J5的2脚、8脚接5V电源、5脚接地，集成电路U7的1脚～4脚接集成电路U1的57脚、56脚、58脚、59脚，集成电路U7的7脚接电阻R3的一端和连接器J6的1脚、6脚接电阻R3的另一端和连接器J6的2脚、8脚接5V电源、5脚接地；集成电路U2、集成电路U6、集成电路U7的型号为MAX485。

本实用新型的RS422驱动电路为：集成电路U3的1脚～4脚依次接集成电路U1的106脚、105脚、103脚、100脚，集成电路U3的6脚和7脚接连接器J2的2脚和1脚、8脚接5V电源、5脚接地，集成电路U4的1脚～4脚依次接集成电路U1的142脚、141脚、139脚、134脚，集成电路U4的6脚和7脚接连接器J3的2脚和1脚、8脚接5V电源、5脚接地，集成电路U5的1脚～4脚依次接集成电路U1的84脚、83脚、79脚、78脚，集成电路U5的7脚和6脚接连接器J4的1脚和2脚、8脚接5V电源、5脚接地；集成电路U3、集成电路U4、集成电路U5的型号为MAX481。

本实用新型的PCI电路为：集成电路U8的83脚～90脚、93脚～96脚、5脚～8脚、17脚～22脚、30脚、31脚、33脚～40脚、92脚和91脚、9脚、16脚、32脚、15脚、12脚～14脚、82脚、81脚、10脚依次接连接器J8的66脚、65脚、31脚、64脚、30脚～23脚、56脚、22脚、55脚、46脚、45脚、11脚、44脚、10脚、9脚、42脚、8脚、41脚、6脚、39脚、5脚、38脚、4脚、37脚、3脚、2脚、61脚、21脚、12脚、7脚、13脚、53脚、50脚、16脚、19脚、58脚、54脚，集成电路U8的49脚～51脚、72脚、74脚～76脚、78脚、63脚～70脚、62脚～56脚、79脚、80脚依次接集成电路U1的143脚、144脚、4脚～7脚、10脚、11脚、25脚～28脚、31脚、32脚、12脚、33脚、36脚、111脚～114脚、107脚～110脚，集成电路U8的71脚和11脚接集成电路U10的5脚和6脚、4脚通过电阻R4接地、54脚接晶振X1的一端和电容C5的一端、55脚接晶振X1的另一端和电容C6的一端、41脚和44脚接集成电路U9的11脚和12脚、10脚通过电阻R5接3V电源，集成电路U8的23脚、77脚、78脚、97脚、98脚接3V电源，集成电路U6的73脚、53脚、28脚、26脚、4脚、1脚接地，集成电路U10的1脚～4脚和7脚接地、8脚接3V电源，集成电路U9的1脚接电容C3的一端、3脚接电容C3的另一端、4脚接电容C4的一端、5脚接电容C4的另一端、2脚接电容C1的一端、6脚接电容C2的一端、14脚和13脚接连接器J9的2脚和3脚、16脚接5V电源、15脚接地，电容C1、电容C2、电容C5、电容C6的另一端接地，连接器J8的15脚通过电阻R6接3V电源、17脚和31脚接3V电源、36脚和43脚短接，连接器J8的1脚、34脚、35脚、68脚、67脚接地，连接器J9的1脚接地；集成电路U8的型号为CH353L、集成电路U9的型号为MAX232CSE、集成电路U10的型号为AT24C02。

由于本实用新型采用了FPGA电路、PCI电路、RS485驱动电路、RS422驱动电路，FPGA电路启动PCI局部总线的控制逻辑和6通道串口的控制逻辑并接收外部传来的数据，RS422驱动电路、RS485驱动电路进行电平转换并将数据输出，本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。

附图说明

图1是本实用新型的电气原理方框图。

图2是图1中FPGA电路、RS485驱动电路、RS422驱动电路的电子线路原理图。

图3是图1中PCI电路的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。

实施例1

在图1中，本实用新型基于CPCI总线的RS422和RS485通信板由FPGA电路、PCI电路、RS485驱动电路、RS422驱动电路连接构成，PCI电路的输出端接FPGA电路的输入端，FPGA电路的输出端接RS485驱动电路和RS422驱动电路的输入端。

在图2中，本实施例的FPGA电路由集成电路U1、晶振Y1、连接器J7连接构成，集成电路U1的型号为EP1C6T144C8，晶振Y1的型号为JHY50M。集成电路U1的143脚、144脚、4脚～7脚、10脚、11脚、25脚～28脚、31脚、32脚、12脚、33脚、36脚、111脚～114脚、107脚～110脚接PCI电路，集成电路U1的134脚、139脚、141脚、142脚、106脚、105脚、103脚、100脚、84脚、83脚、79脚、78脚接RS422驱动电路，集成电路U1的124脚、125脚、130脚、131脚、73脚、72脚、61脚、60脚、57脚、56脚、58脚、59脚接RS485驱动电路，集成电路U1的89脚、88脚、90脚、95脚接连接器J7的1脚～4脚，集成电路U1的92脚接晶振Y1的4脚，集成电路U1的66脚、44脚、102脚、81脚、137脚、115脚、29脚、8脚接3V电源，集成电路U1的94脚、15脚、117脚、64脚、55脚、46脚、126脚、135脚接1.5V电源，集成电路U1的23脚、22脚、138脚、136脚、127脚、118脚、116脚、101脚、80脚、65脚、63脚、54脚、45脚、43脚、30脚、9脚、18脚、19脚、91脚接地，连接器J7的5脚接地，晶振Y1的1脚接3V电源、3脚接地。

在图2中，本实施例的RS485驱动电路由集成电路U2、集成电路U6、集成电路U7、电阻R1～电阻R3、连接器J1、连接器J5、连接器J6连接构成，集成电路U2、集成电路U6、集成电路U7的型号为MAX485，集成电路U2的4脚～1脚依次接集成电路U1的124脚、125脚、130脚、131脚，集成电路U2的6脚接电阻R1的一端和连接器J1的2脚、7脚接电阻R1的另一端和连接器J1的1脚、8脚接5V电源、5脚接地，集成电路U6的1脚～4脚依次接集成电路U1的73脚、72脚、61脚、60脚，集成电路U6的7脚接电阻R2的一端和连接器J5的1脚、6脚接电阻R2的另一端和连接器J5的2脚、8脚接5V电源、5脚接地，集成电路U7的1脚～4脚接集成电路U1的57脚、56脚、58脚、59脚，集成电路U7的7脚接电阻R3的一端和连接器J6的1脚、6脚接电阻R3的另一端和连接器J6的2脚、8脚接5V电源、5脚接地。

在图2中，本实施例的RS422驱动电路由集成电路U3、集成电路U4、集成电路U5、连接器J2、连接器J3、连接器J4连接构成，集成电路U3、集成电路U4、集成电路U5的型号为MAX481。集成电路U3的1脚～4脚依次接集成电路U1的106脚、105脚、103脚、100脚，集成电路U3的6脚和7脚接连接器J2的2脚和1脚、8脚接5V电源、5脚接地，集成电路U4的1脚～4脚依次接集成电路U1的142脚、141脚、139脚、134脚，集成电路U4的6脚和7脚接连接器J3的2脚和1脚、8脚接5V电源、5脚接地，集成电路U5的1脚～4脚依次接集成电路U1的84脚、83脚、79脚、78脚，集成电路U5的7脚和6脚接连接器J4的1脚和2脚、8脚接5V电源、5脚接地。

在图3中，本实施例的PCI电路由集成电路U8、集成电路U9、集成电路U10、电阻R4～电阻R6、电容C1～电容C6、晶振X1、连接器J8、连接器J9连接构成，集成电路U8的型号为CH353L、集成电路U9的型号为MAX232CSE、集成电路U10的型号为AT24C02。集成电路U8的83脚～90脚、93脚～96脚、5脚～8脚、17脚～22脚、30脚、31脚、33脚～40脚、92脚和91脚、9脚、16脚、32脚、15脚、12脚～14脚、82脚、81脚、10脚依次接连接器J8的66脚、65脚、31脚、64脚、30脚～23脚、56脚、22脚、55脚、46脚、45脚、11脚、44脚、10脚、9脚、42脚、8脚、41脚、6脚、39脚、5脚、38脚、4脚、37脚、3脚、2脚、61脚、21脚、12脚、7脚、13脚、53脚、50脚、16脚、19脚、58脚、54脚，集成电路U8的49脚～51脚、72脚、74脚～76脚、78脚、63脚～70脚、62脚～56脚、79脚、80脚依次接集成电路U1的143脚、144脚、4脚～7脚、10脚、11脚、25脚～28脚、31脚、32脚、12脚、33脚、36脚、111脚～114脚、107脚～110脚，集成电路U8的71脚和11脚接集成电路U10的5脚和6脚、4脚通过电阻R4接地、54脚接晶振X1的一端和电容C5的一端、55脚接晶振X1的另一端和电容C6的一端、41脚和44脚接集成电路U9的11脚和12脚、10脚通过电阻R5接3V电源，集成电路U8的23脚、77脚、78脚、97脚、98脚接3V电源，集成电路U6的73脚、53脚、28脚、26脚、4脚、1脚接地，集成电路U10的1脚～4脚和7脚接地、8脚接3V电源，集成电路U9的1脚接电容C3的一端、3脚接电容C3的另一端、4脚接电容C4的一端、5脚接电容C4的另一端、2脚接电容C1的一端、6脚接电容C2的一端、14脚和13脚接连接器J9的2脚和3脚、16脚接5V电源、15脚接地，电容C1、电容C2、电容C5、电容C6的另一端接地，连接器J8的15脚通过电阻R6接3V电源、17脚和31脚接3V电源、36脚和43脚短接，连接器J8的1脚、34脚、35脚、68脚、67脚接地，连接器J9的1脚接地。

本实用新型的工作原理如下：

系统上电，首先，集成电路U1开始初始化工作，完成FPGA的硬件配置工作：包括PCI局部总线的控制逻辑，6通道串口的控制逻辑。与此同时，集成电路U8开始初始化工作，配置数据从集成电路U10的5脚输入，完成PCI总线的配置工作。此后，电路进入正常工作状态。

首先，集成电路U1等待接收从外部传来的数据。数据信号从连接器J8输出，输入到集成电路U8的83脚～90脚、93脚～96脚、5脚～8脚、17脚～22脚、30脚、31脚、33脚～40脚,经过集成电路U8的总线转换处理，数据信号从集成电路U8的63脚～70脚输出，输入到集成电路U2；或从集成电路U8的41脚输出，输入到集成电路U9的11脚，经过集成电路U9的电平变换处理，从集成电路U9的14脚输出，输入到连接器J9，从连接器J9输出数据；

其次，集成电路U2启动串口的控制逻辑，将接收的数据通过串口转发出去。数据信号从集成电路U1的100脚输出，输入到集成电路U3的4脚，经过集成电路U3电平变换处理，从集成电路U1的6脚、7脚输出，输入到连接器J2，从连接器J2输出数据；或从从集成电路U1的78脚输出，输入到集成电路U5的4脚，经过集成电路U5电平变换处理，从集成电路U5的6脚、7脚输出，输入到连接器J4，从连接器J4输出数据；或从集成电路U1的60脚输出，输入到集成电路U6的4脚，经过集成电路U6电平变换处理，从集成电路U6的6脚、7脚输出，输入到连接器J5，从连接器J5输出数据；或从集成电路U1的59脚输出，输入到集成电路U7的4脚，经过集成电路U7电平变换处理，从集成电路U7的6脚、7脚输出，输入到连接器J6，从连接器J6输出数据；或从集成电路U1的124脚输出，输入到集成电路U2的4脚，经过集成电路U2电平变换处理，从集成电路U2的6脚、7脚输出，输入到连接器J1，从连接器J1输出数据；或从集成电路U1的134脚输出，输入到集成电路U4的4脚，经过集成电路U4电平变换处理，从集成电路U4的6脚、7脚输出，输入到连接器J3，从连接器J3输出数据。

Claims (5)

1.一种基于CPCI总线的RS422和RS485通信板，其特征在于：具有：

对装置进行控制的FPGA电路；

PCI电路；该电路的输出端接FPGA电路的输入端；

RS485驱动电路，该电路的输入端接FPGA电路的输出端；

RS422驱动电路，该电路的输入端接FPGA电路的输出端。

2.根据权利要求1所述的基于CPCI总线的RS422和RS485通信板，其特征在于所述的FPGA电路为：集成电路U1的143脚、144脚、4脚～7脚、10脚、11脚、25脚～28脚、31脚、32脚、12脚、33脚、36脚、111脚～114脚、107脚～110脚接PCI电路，集成电路U1的134脚、139脚、141脚、142脚、106脚、105脚、103脚、100脚、84脚、83脚、79脚、78脚接RS422驱动电路，集成电路U1的124脚、125脚、130脚、131脚、73脚、72脚、61脚、60脚、57脚、56脚、58脚、59脚接RS485驱动电路，集成电路U1的89脚、88脚、90脚、95脚接连接器J7的1脚～4脚，集成电路U1的92脚接晶振Y1的4脚，集成电路U1的66脚、44脚、102脚、81脚、137脚、115脚、29脚、8脚接3V电源，集成电路U1的94脚、15脚、117脚、64脚、55脚、46脚、126脚、135脚接1.5V电源，集成电路U1的23脚、22脚、138脚、136脚、127脚、118脚、116脚、101脚、80脚、65脚、63脚、54脚、45脚、43脚、30脚、9脚、18脚、19脚、91脚接地，连接器J7的5脚接地，晶振Y1的1脚接3V电源、3脚接地；集成电路U1的型号为EP1C6T144C8，晶振Y1的型号为JHY50M。

3.根据权利要求1所述的基于CPCI总线的RS422和RS485通信板，其特征在于所述的RS485驱动电路为：集成电路U2的4脚～1脚依次接集成电路U1的124脚、125脚、130脚、131脚，集成电路U2的6脚接电阻R1的一端和连接器J1的2脚、7脚接电阻R1的另一端和连接器J1的1脚、8脚接5V电源、5脚接地，集成电路U6的1脚～4脚依次接集成电路U1的73脚、72脚、61脚、60脚，集成电路U6的7脚接电阻R2的一端和连接器J5的1脚、6脚接电阻R2的另一端和连接器J5的2脚、8脚接5V电源、5脚接地，集成电路U7的1脚～4脚接集成电路U1的57脚、56脚、58脚、59脚，集成电路U7的7脚接电阻R3的一端和连接器J6的1脚、6脚接电阻R3的另一端和连接器J6的2脚、8脚接5V电源、5脚接地；集成电路U2、集成电路U6、集成电路U7的型号为MAX485。

4.根据权利要求1所述的基于CPCI总线的RS422和RS485通信板，其特征在于所述的RS422驱动电路为：集成电路U3的1脚～4脚依次接集成电路U1的106脚、105脚、103脚、100脚，集成电路U3的6脚和7脚接连接器J2的2脚和1脚、8脚接5V电源、5脚接地，集成电路U4的1脚～4脚依次接集成电路U1的142脚、141脚、139脚、134脚，集成电路U4的6脚和7脚接连接器J3的2脚和1脚、8脚接5V电源、5脚接地，集成电路U5的1脚～4脚依次接集成电路U1的84脚、83脚、79脚、78脚，集成电路U5的7脚和6脚接连接器J4的1脚和2脚、8脚接5V电源、5脚接地；集成电路U3、集成电路U4、集成电路U5的型号为MAX481。

5.根据权利要求1所述的基于CPCI总线的RS422和RS485通信板，其特征在于所述的PCI电路为：集成电路U8的83脚～90脚、93脚～96脚、5脚～8脚、17脚～22脚、30脚、31脚、33脚～40脚、92脚和91脚、9脚、16脚、32脚、15脚、12脚～14脚、82脚、81脚、10脚依次接连接器J8的66脚、65脚、31脚、64脚、30脚～23脚、56脚、22脚、55脚、46脚、45脚、11脚、44脚、10脚、9脚、42脚、8脚、41脚、6脚、39脚、5脚、38脚、4脚、37脚、3脚、2脚、61脚、21脚、12脚、7脚、13脚、53脚、50脚、16脚、19脚、58脚、54脚，集成电路U8的49脚～51脚、72脚、74脚～76脚、78脚、63脚～70脚、62脚～56脚、79脚、80脚依次接集成电路U1的143脚、144脚、4脚～7脚、10脚、11脚、25脚～28脚、31脚、32脚、12脚、33脚、36脚、111脚～114脚、107脚～110脚，集成电路U8的71脚和11脚接集成电路U10的5脚和6脚、4脚通过电阻R4接地、54脚接晶振X1的一端和电容C5的一端、55脚接晶振X1的另一端和电容C6的一端、41脚和44脚接集成电路U9的11脚和12脚、10脚通过电阻R5接3V电源，集成电路U8的23脚、77脚、78脚、97脚、98脚接3V电源，集成电路U6的73脚、53脚、28脚、26脚、4脚、1脚接地，集成电路U10的1脚～4脚和7脚接地、8脚接3V电源，集成电路U9的1脚接电容C3的一端、3脚接电容C3的另一端、4脚接电容C4的一端、5脚接电容C4的另一端、2脚接电容C1的一端、6脚接电容C2的一端、14脚和13脚接连接器J9的2脚和3脚、16脚接5V电源、15脚接地，电容C1、电容C2、电容C5、电容C6的另一端接地，连接器J8的15脚通过电阻R6接3V电源、17脚和31脚接3V电源、36脚和43脚短接，连接器J8的1脚、34脚、35脚、68脚、67脚接地，连接器J9的1脚接地；集成电路U8的型号为CH353L、集成电路U9的型号为MAX232CSE、集成电路U10的型号为AT24C02。