CN206322172U - 基于cpci总线的6通道的usb扩展板 - Google Patents

Abstract

一种基于CPCI总线的6通道的USB扩展板，具有PCI电路；该电路的输出端接FPGA电路的输入端；USB通信电路，该电路的输入端接FPGA电路的输出端；本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。

Description

基于CPCI总线的6通道的USB扩展板

技术领域

本实用新型属于集成电路技术领域，具体涉及到一种基于CPCI总线的6通道的USB扩展板。

背景技术

随着微电子、通信技术的发展，主流测量控制系统已形成以计算机测控系统和嵌入式测控系统为主。主流的测量控制系统中，我们经常要用到CPCI总线。CPCI总线有一些优点：总线空间与处理器空间隔离；可扩展性较好；具有动态配置机制即插即用；总线带宽较宽；具有共享总线机制；具有中断机制。CPCI总线已被广泛使用，CPCI总线已形成一种标准，人们广泛使用CPCI总线扩展一些功能板卡。

USB扩展板出现的较早，已被人们广泛使用于测量，控制，数据传输中。目前，基于USB扩展板的外设较多，然而，将USB扩展板的外设连接到主控设备时，常常会出现主控设备的串口通道不足，无法连接到主控设备的问题。

这些外设要连接到主控设备常用的做法是：首先，添加主控器模块,扩充串口通道；其次，两个主控器之间通过连接线互连起来。这种做法有一些不足：电路比较复杂，增加了模块及连线；成本增加；维护费力费时，电路连线较多，不利于查找问题；系统功耗增加。

发明内容

本实用新型所要解决的技术问题在于克服上述通信外设的不足,提供一种设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力的基于CPCI总线的6通道的USB扩展板。

解决上述技术问题采用的技术方案是：具有：对装置进行控制的FPGA电路；PCI电路；该电路的输出端接FPGA电路的输入端；USB通信电路，该电路的输入端接FPGA电路的输出端。

本实用新型的FPGA电路为：集成电路U2的M2脚接晶振Y1的4脚，集成电路U2的C15脚、G11脚、D16脚、C16脚、B16脚、F15脚、G15脚、G16脚、A9脚、E9脚、C9脚、B10脚接USB通信电路，集成电路U2的D4脚、E5脚、F5脚、B1脚、C2脚、C1脚、D2脚、D1脚、G5脚、F2脚、F1脚、G2脚、G1脚、J2脚、J1脚、J6脚、K6脚、K2脚、K1脚、L2脚、L1脚、L3脚、N2脚、K5脚、L4脚、R1脚、P2脚、P1脚、T2脚、R4脚、T4脚、N5脚、N6脚、M6脚、P6脚、R5脚、T5脚、R6脚、T6脚、L7脚、R7脚、M8脚、N8脚、P8脚、R8脚、R9脚、T9脚、L9脚、M9脚、N9脚、R10脚、R11脚、T11脚、R12脚、T12脚、K10脚、L10脚接PCI电路，集成电路U2的H4脚、J4脚、H3脚、J5脚、H13脚、H12脚、G12脚、J3脚、H1脚、H14脚、H5脚、F4脚依次接连接器J2的14脚～2脚，集成电路U2的G6脚、G7脚、G8脚、G9脚、G10脚、H6脚、H11脚、K7脚接1.2V电源，集成电路U2的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1脚、P10脚、P13脚、T16脚、K14脚、M14脚、E14脚、G14脚、A16脚、C10脚、C13脚、A1脚、C4脚、C7脚接3V电源，集成电路U2的L5脚和F12脚接2.5V电源、D13脚和N4脚接A1.2V电源，集成电路U2的E13脚、E4脚、D10脚、D7脚、C12脚、C5脚、B15脚、B2脚、J10脚、J9脚、J8脚、J7脚、H10脚、H9脚、H8脚、H15脚、H16脚、E2脚、R15脚、R2脚、P12脚、P5脚、N10脚、N7脚、M13脚、M4脚、K13脚、K4脚、G13脚、G4脚、H7脚、E12脚、M5脚接地，连接器J2的1脚接地，晶振Y1的3脚接地、1脚接3V电源；集成电路U2的型号为EP4CE6F17A7，晶振Y1的型号为JHY50M。

本实用新型的USB通信电路为：集成电路U3的8脚通过电阻R1接连接器USB1的2脚、7脚通过电阻R4接连接器USB1的3脚和通过电阻R7接集成电路U3的5脚、28脚接电阻R10的一端和晶振Y2的一端以及电容C1的一端、27脚接电阻R10的另一端和晶振Y2的另一端以及电容C4的一端、6脚接电容C7的一端、24脚和35脚接集成电路U2的G15脚和G11脚、30脚通过电阻R13接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U4的8脚通过电阻R2接连接器USB2的2脚、7脚通过电阻R5接连接器USB2的3脚和通过电阻R8接集成电路U4的5脚、28脚接电阻R11的一端和晶振Y3的一端以及电容C2的一端、27脚接电阻R11的另一端和晶振Y3的另一端以及电容C5的一端、6脚接电容C8的一端、24脚和35脚接集成电路U2的D16脚和C16脚、30脚通过电阻R14接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U5的8脚通过电阻R3接连接器USB3的2脚、7脚通过电阻R6接连接器USB3的3脚和通过电阻R9接集成电路U5的5脚、28脚接电阻R12的一端和晶振Y4的一端以及电容C3的一端、27脚接电阻R12的另一端和晶振Y4的另一端以及电容C6的一端、6脚接电容C9的一端、24脚和35脚接集成电路U2的B16脚和F15脚、30脚通过电阻R15接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U6的8脚通过电阻R16接连接器USB4的2脚、7脚通过电阻R19接连接器USB4的3脚和通过电阻R22接集成电路U6的5脚、28脚接电阻R25的一端和晶振Y5的一端以及电容C10的一端、27脚接电阻R25的另一端和晶振Y5的另一端以及电容C13的一端、6脚接电容C16的一端、24脚和35脚接集成电路U2的G15脚和G16脚、30脚通过电阻R28接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U7的8脚通过电阻R17接连接器USB5的2脚、7脚通过电阻R20接连接器USB5的3脚和通过电阻R23接集成电路U7的5脚、28脚接电阻R26的一端和晶振Y6的一端以及电容C11的一端、27脚接电阻R26的另一端和晶振Y6的另一端以及电容C14的一端、6脚接电容C17的一端、24脚和35脚接集成电路U2的A9脚和E9脚、30脚通过电阻R29接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U8的8脚通过电阻R18接连接器USB6的2脚、7脚通过电阻R21接连接器USB6的3脚和通过电阻R24接集成电路U8的5脚、28脚接电阻R27的一端和晶振Y7的一端以及电容C12的一端、27脚接电阻R27的另一端和晶振Y7的另一端以及电容C15的一端、6脚接电容C18的一端、24脚和35脚接集成电路U2的C9脚和B10脚、30脚通过电阻R30接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；电容C1～电容C30的另一端接地，连接器USB1～连接器USB6的1脚接5V电源、4脚～6脚接地；集成电路U3～集成电路U8的型号为FT232BM。

本实用新型的PCI电路为：集成电路U1的43脚、42脚、40脚～36脚、34脚～31脚、15脚～8脚、5脚～2脚、175脚～173脚、41脚、30脚、16脚、6脚、17脚、18脚、21脚～24脚、29脚、7脚、168脚、167脚、25脚、26脚、52脚、171脚、172脚、169脚、170脚、51脚～46脚依次接连接器J1的57脚～11脚、6脚～1脚，集成电路U1的146脚、159脚、158脚、152脚、154脚、135脚、151脚、143脚、149脚、150脚、134脚、163脚、153脚、131脚～117脚、114脚、138脚、137脚、53脚、136脚、145脚、148脚、90脚、54脚～59脚、139脚、160脚、144脚、155脚～157脚、142脚、92脚、91脚、93脚、94脚、87脚～83脚依次接集成电路U2的D4脚、E5脚、F5脚、B1脚、C2脚、C1脚、D2脚、D1脚、G5脚、F2脚、F1脚、G2脚、G1脚、J2脚、J1脚、J6脚、K6脚、K2脚、K1脚、L2脚、L1脚、L3脚、N2脚、K5脚、L4脚、R1脚、P2脚、P1脚、T2脚、R4脚、T4脚、N5脚、N6脚、M6脚、P6脚、R5脚、T5脚、R6脚、T6脚、L7脚、R7脚、M8脚、N8脚、P8脚、R8脚、R9脚、T9脚、L9脚、M9脚、N9脚、R10脚、R11脚、T11脚、R12脚、T12脚、K10脚、L10脚，集成电路U1的162脚、147脚、141脚、133脚、116脚、109脚、99脚、89脚、70脚、62脚、45脚、35脚、28脚、20脚、1脚接3V电源，集成电路U1的140脚、161脚、108脚、115脚、132脚、176脚、88脚、69脚、61脚、44脚、27脚、19脚接地，连接器J1的10脚～7脚接地；集成电路U1的型号为PCI9054。

由于本实用新型采用了FPGA电路、PCI电路、USB通信电路，FPGA电路启动PCI局部总线的控制逻辑和6通道串口控制逻辑并接收外部传来的数据，USB通信电路进行协议变换处理、通知外设读取数据，并将数据信号输出，本装置设计合理、结构简单、外围元器件少、成本低、数据处理速度快、设备物联能力强、具有高速数据传输能力，可推广应用到通信电路外设与主控制设备连接设备领域。

附图说明

图1是本实用新型的电气原理方框图。

图2是图1中FPGA电路的电子线路原理图。

图3是图1中USB通信电路的电子电路原理图。

图4是图1中PCI电路的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。

实施例1

在图1中，本实用新型基于CPCI总线的6通道的USB扩展板由FPGA电路、PCI电路、USB通信电路连接构成，PCI电路的输出端接FPGA电路的输入端，USB通信电路的输入端接FPGA电路的输出端。

在图2中，本实施例的FPGA电路由集成电路U2、晶振Y1、连接器J2连接构成，集成电路U2的型号为EP4CE6F17A7，晶振Y1的型号为JHY50M。集成电路U2的M2脚接晶振Y1的4脚，集成电路U2的C15脚、G11脚、D16脚、C16脚、B16脚、F15脚、G15脚、G16脚、A9脚、E9脚、C9脚、B10脚接USB通信电路，集成电路U2的D4脚、E5脚、F5脚、B1脚、C2脚、C1脚、D2脚、D1脚、G5脚、F2脚、F1脚、G2脚、G1脚、J2脚、J1脚、J6脚、K6脚、K2脚、K1脚、L2脚、L1脚、L3脚、N2脚、K5脚、L4脚、R1脚、P2脚、P1脚、T2脚、R4脚、T4脚、N5脚、N6脚、M6脚、P6脚、R5脚、T5脚、R6脚、T6脚、L7脚、R7脚、M8脚、N8脚、P8脚、R8脚、R9脚、T9脚、L9脚、M9脚、N9脚、R10脚、R11脚、T11脚、R12脚、T12脚、K10脚、L10脚接PCI电路，集成电路U2的H4脚、J4脚、H3脚、J5脚、H13脚、H12脚、G12脚、J3脚、H1脚、H14脚、H5脚、F4脚依次接连接器J2的14脚～2脚，集成电路U2的G6脚、G7脚、G8脚、G9脚、G10脚、H6脚、H11脚、K7脚接1.2V电源，集成电路U2的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1脚、P10脚、P13脚、T16脚、K14脚、M14脚、E14脚、G14脚、A16脚、C10脚、C13脚、A1脚、C4脚、C7脚接3V电源，集成电路U2的L5脚和F12脚接2.5V电源、D13脚和N4脚接A1.2V电源，集成电路U2的E13脚、E4脚、D10脚、D7脚、C12脚、C5脚、B15脚、B2脚、J10脚、J9脚、J8脚、J7脚、H10脚、H9脚、H8脚、H15脚、H16脚、E2脚、R15脚、R2脚、P12脚、P5脚、N10脚、N7脚、M13脚、M4脚、K13脚、K4脚、G13脚、G4脚、H7脚、E12脚、M5脚接地，连接器J2的1脚接地，晶振Y1的3脚接地、1脚接3V电源。

在图3中，本实施例的USB通信电路由集成电路U3～集成电路U8、电阻R1～电阻R30、电容C1～电容C18、连接器USB1～连接器USB6、晶振Y2～晶振Y7连接构成，集成电路U3～集成电路U8的型号为FT232BM。集成电路U3的8脚通过电阻R1接连接器USB1的2脚、7脚通过电阻R4接连接器USB1的3脚和通过电阻R7接集成电路U3的5脚、28脚接电阻R10的一端和晶振Y2的一端以及电容C1的一端、27脚接电阻R10的另一端和晶振Y2的另一端以及电容C4的一端、6脚接电容C7的一端、24脚和35脚接集成电路U2的G15脚和G11脚、30脚通过电阻R13接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U4的8脚通过电阻R2接连接器USB2的2脚、7脚通过电阻R5接连接器USB2的3脚和通过电阻R8接集成电路U4的5脚、28脚接电阻R11的一端和晶振Y3的一端以及电容C2的一端、27脚接电阻R11的另一端和晶振Y3的另一端以及电容C5的一端、6脚接电容C8的一端、24脚和35脚接集成电路U2的D16脚和C16脚、30脚通过电阻R14接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U5的8脚通过电阻R3接连接器USB3的2脚、7脚通过电阻R6接连接器USB3的3脚和通过电阻R9接集成电路U5的5脚、28脚接电阻R12的一端和晶振Y4的一端以及电容C3的一端、27脚接电阻R12的另一端和晶振Y4的另一端以及电容C6的一端、6脚接电容C9的一端、24脚和35脚接集成电路U2的B16脚和F15脚、30脚通过电阻R15接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U6的8脚通过电阻R16接连接器USB4的2脚、7脚通过电阻R19接连接器USB4的3脚和通过电阻R22接集成电路U6的5脚、28脚接电阻R25的一端和晶振Y5的一端以及电容C10的一端、27脚接电阻R25的另一端和晶振Y5的另一端以及电容C13的一端、6脚接电容C16的一端、24脚和35脚接集成电路U2的G15脚和G16脚、30脚通过电阻R28接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U7的8脚通过电阻R17接连接器USB5的2脚、7脚通过电阻R20接连接器USB5的3脚和通过电阻R23接集成电路U7的5脚、28脚接电阻R26的一端和晶振Y6的一端以及电容C11的一端、27脚接电阻R26的另一端和晶振Y6的另一端以及电容C14的一端、6脚接电容C17的一端、24脚和35脚接集成电路U2的A9脚和E9脚、30脚通过电阻R29接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U8的8脚通过电阻R18接连接器USB6的2脚、7脚通过电阻R21接连接器USB6的3脚和通过电阻R24接集成电路U8的5脚、28脚接电阻R27的一端和晶振Y7的一端以及电容C12的一端、27脚接电阻R27的另一端和晶振Y7的另一端以及电容C15的一端、6脚接电容C18的一端、24脚和35脚接集成电路U2的C9脚和B10脚、30脚通过电阻R30接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；电容C1～电容C30的另一端接地，连接器USB1～连接器USB6的1脚接5V电源、4脚～6脚接地。

在图4中，本实施例的PCI电路由集成电路U1、连接器J1连接构成，集成电路U1的型号为PCI9054。集成电路U1的43脚、42脚、40脚～36脚、34脚～31脚、15脚～8脚、5脚～2脚、175脚～173脚、41脚、30脚、16脚、6脚、17脚、18脚、21脚～24脚、29脚、7脚、168脚、167脚、25脚、26脚、52脚、171脚、172脚、169脚、170脚、51脚～46脚依次接连接器J1的57脚～11脚、6脚～1脚，集成电路U1的146脚、159脚、158脚、152脚、154脚、135脚、151脚、143脚、149脚、150脚、134脚、163脚、153脚、131脚～117脚、114脚、138脚、137脚、53脚、136脚、145脚、148脚、90脚、54脚～59脚、139脚、160脚、144脚、155脚～157脚、142脚、92脚、91脚、93脚、94脚、87脚～83脚依次接集成电路U2的D4脚、E5脚、F5脚、B1脚、C2脚、C1脚、D2脚、D1脚、G5脚、F2脚、F1脚、G2脚、G1脚、J2脚、J1脚、J6脚、K6脚、K2脚、K1脚、L2脚、L1脚、L3脚、N2脚、K5脚、L4脚、R1脚、P2脚、P1脚、T2脚、R4脚、T4脚、N5脚、N6脚、M6脚、P6脚、R5脚、T5脚、R6脚、T6脚、L7脚、R7脚、M8脚、N8脚、P8脚、R8脚、R9脚、T9脚、L9脚、M9脚、N9脚、R10脚、R11脚、T11脚、R12脚、T12脚、K10脚、L10脚，集成电路U1的162脚、147脚、141脚、133脚、116脚、109脚、99脚、89脚、70脚、62脚、45脚、35脚、28脚、20脚、1脚接3V电源，集成电路U1的140脚、161脚、108脚、115脚、132脚、176脚、88脚、69脚、61脚、44脚、27脚、19脚接地，连接器J1的10脚～7脚接地。

本实用新型的工作原理如下：

系统上电，晶振Y1工作，首先，集成电路U2开始初始化工作，完成FPGA的硬件配置工作：包括PCI局部总线的控制逻辑，6通道串口的控制逻辑。此后，电路进入正常工作状态。

首先，集成电路U2等待接收从外部传来的数据。数据信号从连接器J1的57脚～32脚、6脚～1脚输出，输入到集成电路U1,经过集成电路U1的总线转换处理，数据信号从集成电路U1的131脚～117脚、114脚输出，输入到集成电路U2；其次，集成电路U2启动8通道串口的控制逻辑，将接收的数据通过串口转发出去。数据信号从集成电路U2的C15脚输出，输入到集成电路U3的24脚，经过集成电路U3协议变换处理，从集成电路U3的7脚、8脚输出，经过电阻R1、电阻R4，输入到连接器USB1的2脚、3脚，从连接器USB1输出数据；或从从集成电路U2的D16脚脚输出，输入到集成电路U4的24脚，经过集成电路U4协议变换处理，从集成电路U4的7脚、8脚输出，经过电阻R2、电阻R5，输入到连接器USB2的2脚、3脚，从连接器USB2输出数据；或从从集成电路U2的B16脚输出，输入到集成电路U5的24脚，经过集成电路U5协议变换处理，从集成电路U5的7脚、8脚输出，经过电阻R3、电阻R6，输入到连接器USB3的2脚、3脚，从连接器USB3输出数据；或从从集成电路U2的G15脚输出，输入到集成电路U6的24脚，经过集成电路U6协议变换处理，从集成电路U6的7脚、8脚输出，经过电阻R16、电阻R19，输入到连接器USB4的2脚、3脚，从连接器USB4输出数据；或从从集成电路U2的A9脚输出，输入到集成电路U7的24脚，经过集成电路U7协议变换处理，从集成电路U7的7脚、8脚输出，经过电阻R17、电阻R20，输入到连接器USB5的2脚、3脚从连接器USB5输出数据；或从从集成电路U2的C9脚输出，输入到集成电路U8的24脚，经过集成电路U8协议变换处理，从集成电路U8的7脚、8脚输出，经过电阻R18、电阻R21，输入到连接器USB6的2脚、3脚，从连接器USB6输出数据。

Claims (4)

1.一种基于CPCI总线的6通道的USB扩展板，其特征在于：具有：

对装置进行控制的FPGA电路；

PCI电路；该电路的输出端接FPGA电路的输入端；

USB通信电路，该电路的输入端接FPGA电路的输出端。

2.根据权利要求1所述的基于CPCI总线的6通道的USB扩展板，其特征在于所述的FPGA电路为：集成电路U2的M2脚接晶振Y1的4脚，集成电路U2的C15脚、G11脚、D16脚、C16脚、B16脚、F15脚、G15脚、G16脚、A9脚、E9脚、C9脚、B10脚接USB通信电路，集成电路U2的D4脚、E5脚、F5脚、B1脚、C2脚、C1脚、D2脚、D1脚、G5脚、F2脚、F1脚、G2脚、G1脚、J2脚、J1脚、J6脚、K6脚、K2脚、K1脚、L2脚、L1脚、L3脚、N2脚、K5脚、L4脚、R1脚、P2脚、P1脚、T2脚、R4脚、T4脚、N5脚、N6脚、M6脚、P6脚、R5脚、T5脚、R6脚、T6脚、L7脚、R7脚、M8脚、N8脚、P8脚、R8脚、R9脚、T9脚、L9脚、M9脚、N9脚、R10脚、R11脚、T11脚、R12脚、T12脚、K10脚、L10脚接PCI电路，集成电路U2的H4脚、J4脚、H3脚、J5脚、H13脚、H12脚、G12脚、J3脚、H1脚、H14脚、H5脚、F4脚依次接连接器J2的14脚～2脚，集成电路U2的G6脚、G7脚、G8脚、G9脚、G10脚、H6脚、H11脚、K7脚接1.2V电源，集成电路U2的E3脚、G3脚、K3脚、M3脚、P4脚、P7脚、T1脚、P10脚、P13脚、T16脚、K14脚、M14脚、E14脚、G14脚、A16脚、C10脚、C13脚、A1脚、C4脚、C7脚接3V电源，集成电路U2的L5脚和F12脚接2.5V电源、D13脚和N4脚接A1.2V电源，集成电路U2的E13脚、E4脚、D10脚、D7脚、C12脚、C5脚、B15脚、B2脚、J10脚、J9脚、J8脚、J7脚、H10脚、H9脚、H8脚、H15脚、H16脚、E2脚、R15脚、R2脚、P12脚、P5脚、N10脚、N7脚、M13脚、M4脚、K13脚、K4脚、G13脚、G4脚、H7脚、E12脚、M5脚接地，连接器J2的1脚接地，晶振Y1的3脚接地、1脚接3V电源；集成电路U2的型号为EP4CE6F17A7，晶振Y1的型号为JHY50M。

3.根据权利要求1所述的基于CPCI总线的6通道的USB扩展板，其特征在于所述USB通信电路为：集成电路U3的8脚通过电阻R1接连接器USB1的2脚、7脚通过电阻R4接连接器USB1的3脚和通过电阻R7接集成电路U3的5脚、28脚接电阻R10的一端和晶振Y2的一端以及电容C1的一端、27脚接电阻R10的另一端和晶振Y2的另一端以及电容C4的一端、6脚接电容C7的一端、24脚和35脚接集成电路U2的G15脚和G11脚、30脚通过电阻R13接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U4的8脚通过电阻R2接连接器USB2的2脚、7脚通过电阻R5接连接器USB2的3脚和通过电阻R8接集成电路U4的5脚、28脚接电阻R11的一端和晶振Y3的一端以及电容C2的一端、27脚接电阻R11的另一端和晶振Y3的另一端以及电容C5的一端、6脚接电容C8的一端、24脚和35脚接集成电路U2的D16脚和C16脚、30脚通过电阻R14接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U5的8脚通过电阻R3接连接器USB3的2脚、7脚通过电阻R6接连接器USB3的3脚和通过电阻R9接集成电路U5的5脚、28脚接电阻R12的一端和晶振Y4的一端以及电容C3的一端、27脚接电阻R12的另一端和晶振Y4的另一端以及电容C6的一端、6脚接电容C9的一端、24脚和35脚接集成电路U2的B16脚和F15脚、30脚通过电阻R15接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U6的8脚通过电阻R16接连接器USB4的2脚、7脚通过电阻R19接连接器USB4的3脚和通过电阻R22接集成电路U6的5脚、28脚接电阻R25的一端和晶振Y5的一端以及电容C10的一端、27脚接电阻R25的另一端和晶振Y5的另一端以及电容C13的一端、6脚接电容C16的一端、24脚和35脚接集成电路U2的G15脚和G16脚、30脚通过电阻R28接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U7的8脚通过电阻R17接连接器USB5的2脚、7脚通过电阻R20接连接器USB5的3脚和通过电阻R23接集成电路U7的5脚、28脚接电阻R26的一端和晶振Y6的一端以及电容C11的一端、27脚接电阻R26的另一端和晶振Y6的另一端以及电容C14的一端、6脚接电容C17的一端、24脚和35脚接集成电路U2的A9脚和E9脚、30脚通过电阻R29接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；集成电路U8的8脚通过电阻R18接连接器USB6的2脚、7脚通过电阻R21接连接器USB6的3脚和通过电阻R24接集成电路U8的5脚、28脚接电阻R27的一端和晶振Y7的一端以及电容C12的一端、27脚接电阻R27的另一端和晶振Y7的另一端以及电容C15的一端、6脚接电容C18的一端、24脚和35脚接集成电路U2的C9脚和B10脚、30脚通过电阻R30接5V电源、4脚和26脚以及3脚接5V电源、14脚和31脚以及29脚接地、17脚和9脚接地；电容C1～电容C30的另一端接地，连接器USB1～连接器USB6的1脚接5V电源、4脚～6脚接地；集成电路U3～集成电路U8的型号为FT232BM。

4.根据权利要求1所述的基于CPCI总线的6通道的USB扩展板，其特征在于所述的PCI电路为：集成电路U1的43脚、42脚、40脚～36脚、34脚～31脚、15脚～8脚、5脚～2脚、175脚～173脚、41脚、30脚、16脚、6脚、17脚、18脚、21脚～24脚、29脚、7脚、168脚、167脚、25脚、26脚、52脚、171脚、172脚、169脚、170脚、51脚～46脚依次接连接器J1的57脚～11脚、6脚～1脚，集成电路U1的146脚、159脚、158脚、152脚、154脚、135脚、151脚、143脚、149脚、150脚、134脚、163脚、153脚、131脚～117脚、114脚、138脚、137脚、53脚、136脚、145脚、148脚、90脚、54脚～59脚、139脚、160脚、144脚、155脚～157脚、142脚、92脚、91脚、93脚、94脚、87脚～83脚依次接集成电路U2的D4脚、E5脚、F5脚、B1脚、C2脚、C1脚、D2脚、D1脚、G5脚、F2脚、F1脚、G2脚、G1脚、J2脚、J1脚、J6脚、K6脚、K2脚、K1脚、L2脚、L1脚、L3脚、N2脚、K5脚、L4脚、R1脚、P2脚、P1脚、T2脚、R4脚、T4脚、N5脚、N6脚、M6脚、P6脚、R5脚、T5脚、R6脚、T6脚、L7脚、R7脚、M8脚、N8脚、P8脚、R8脚、R9脚、T9脚、L9脚、M9脚、N9脚、R10脚、R11脚、T11脚、R12脚、T12脚、K10脚、L10脚，集成电路U1的162脚、147脚、141脚、133脚、116脚、109脚、99脚、89脚、70脚、62脚、45脚、35脚、28脚、20脚、1脚接3V电源，集成电路U1的140脚、161脚、108脚、115脚、132脚、176脚、88脚、69脚、61脚、44脚、27脚、19脚接地，连接器J1的10脚～7脚接地；集成电路U1的型号为PCI9054。