CN206251066U - 芯片复位电路及电子设备 - Google Patents

Abstract

本实用新型公开一种芯片复位电路及电子设备，该电路包括：储能延时电路，输入端与待机电源连接，输出端与开关输出电路的受控端连接；开关输出电路，输入端与待机电源连接，输出端用于连接芯片的复位端；开关触发电路，检测端与供电电源连接，输出端与开关输出电路的受控端连接；储能延时电路在检测到待机电源上电输出的电源信号时，输出第一开关控制信号并进行储能，以控制开关输出电路输出复位信号至芯片，在储能时间到时，输出第二开关控制信号，以控制开关输出电路关断，并输出待机电源的电源信号至芯片；开关触发电路在检测到供电电源掉电时，输出第三开关信号，控制开关输出电路输出复位信号至芯片。本实用新型实现了芯片掉电时可靠复位。

Description

芯片复位电路及电子设备

技术领域

本实用新型涉及复位电路技术领域，特别涉及一种芯片复位电路及电子设备。

背景技术

目前，市场上具有芯片的电子设备一般都设置有复位电路。

参照图1，图1(a)为现有技术中复位电路的电路结构示意图，图1(b)为现有技术中复位电路上电瞬间的工作波形示意图。如图1(a)所示，芯片的复位电路由电阻RS1和电容CS1组成，其中，电源VCC依次经电阻RS1和电容RS1到地，电阻RS1和电容CS1的公共端为复位信号输出端，并连接至芯片复位端。该电路实现芯片复位的方式是，在电子设备上电瞬间，电容CS1开始充电，由于电容充电初期，电压较低，相当于复位信号输出端对地短路，即此时复位信号输出端输出低电平信号至芯片，使芯片复位。此后，当电容CS1充满电后，电阻RS1上电流降为零同时电压也为降为零，复位输出端输出高电平，此时芯片复位结束，进入工作状态。其中，图1(b)所示的波形图中，两虚线之间即为芯片的复位时间。

但是，该电路在工作中，若出现电容CS1上存储的电量在没有释放完毕，而供电电源VCC突然掉电又瞬间恢复的情况时，由于此时电容CS1上的电压比较高，使得芯片上的复位引脚RESET接收到的仍然是高电平信号，导致此时需要由低电平信号复位的芯片不能复位，使得芯片掉电过程中电子设备的系统数据得不到保护而丢失，严重时甚至导致电子设备出现死机现象。

实用新型内容

本实用新型的主要目的是提出一种芯片复位电路，旨在实现芯片在掉电时可靠复位。

为实现上述目的，本实用新型提出一种芯片复位电路，包括给芯片提供工作电源的供电电源，所述芯片复位电路还包括待机电源、储能延时电路、开关输出电路及开关触发电路；

所述储能延时电路的输入端与所述待机电源连接，所述储能延时电路的输出端与所述开关输出电路的受控端连接；所述开关输出电路的输入端与所述待机电源连接，所述开关输出电路的输出端用于连接所述芯片的复位端；所述开关触发电路的检测端与所述供电电源连接，所述开关触发电路的输出端与所述开关输出电路的受控端连接；

其中，所述储能延时电路，用于在检测到所述待机电源上电输出的电源信号时，输出第一开关控制信号，并进行储能，在储能时间到时，输出第二开关控制信号；

所述开关输出电路，用于在接收到所述第一开关信号时开启，输出复位信号至所述芯片；在接收到所述第二开关信号时关断，输出所述待机电源的电源信号至所述芯片；

所述开关触发电路，用于在检测到所述供电电源掉电时，输出第三开关信号，控制所述开关输出电路开启，输出复位信号至所述芯片。

优选地，所述储能延时电路包括电容器及第一电阻，所述电容器的输入端与所述待机电源连接，所述电容器的输出端为所述储能延时电路的输出端，并与所述第一电阻的第一端连接；所述第一电阻的第二端接地。

优选地，所述开关输出电路包括第二电阻、第三电阻及第一电子开关，所述第二电阻的第一端为所述开关输出电路的受控端，所述第二电阻的第二端与所述第一电子开关的受控端连接；所述第一电子开关的第一端与所述第三电阻的第一端及所述芯片的复位端互连，所述第一电子开关的第二端接地；所述第三电阻的第二端与所述待机电源连接。

优选地，所述第一电子开关为NPN型三极管，所述NPN型三极管的基极为所述第一电子开关的受控端，所述NPN型三极管的集电极为所述第一电子开关的第一端，所述NPN型三极管的发射极为所述第一电子开关的第二端。

优选地，所述开关触发电路包括检测单元及第二电子开关，所述检测单元的输入端为所述开关触发电路的检测端，所述检测单元的输出端与所述第二电子开关的受控端连接，所述第二电子开关的第一端与所述开关触发电路的输入端连接，所述第二电子开关的第二端与所述开关输出电路的受控端连接。

优选地，所述检测单元包括第四电阻及第五电阻，所述第四电阻的第一端与所述供电电源连接，所述第四电阻的第二端为所述检测单元的输出端，并与所述第五电阻的第一端连接；所述第五电阻的第二端接地。

优选地，所述第二电子开关为PNP型三极管，所述PNP型三极管的基极为所述第二电子开关的受控端，所述PNP型三极管的发射极为所述第二电子开关的第一端，所述PNP型三极管的集电极所述第二电子开关的第二端。

本发明还提出一种电子设备，包括芯片及如上所述的芯片复位电路，该芯片复位电路包括给芯片提供工作电源的供电电源、待机电源、所述储能延时电路、开关输出电路及开关触发电路；所述储能延时电路的输入端与所述待机电源连接，所述储能延时电路的输出端与所述开关输出电路的受控端连接；所述开关输出电路的输入端与所述待机电源连接，所述开关输出电路的输出端用于连接所述芯片的复位端；所述开关触发电路的检测端与所述供电电源连接，所述开关触发电路的输出端与所述开关输出电路的受控端连接；其中，所述储能延时电路，用于在检测到所述待机电源上电输出的电源信号时，输出第一开关控制信号，并进行储能，在储能时间到时，输出第二开关控制信号；所述开关输出电路，用于在接收到所述第一开关信号时开启，输出复位信号至所述芯片；在接收到所述第二开关信号时关断，输出所述待机电源的电源信号至所述芯片；所述开关触发电路，用于在检测到所述供电电源掉电时，输出第三开关信号，控制所述开关输出电路开启，输出复位信号至所述芯片。

本实用新型芯片复位电路通过设置储能延时电路在检测到待机电源上电输出的电源信号时，输出第一开关控制信号并进行储能，以控制开关输出电路开启，并输出复位信号至芯片以触发芯片开始进行复位。在储能时间到时，输出第二开关控制信号，以控制开关输出电路关断，并输出待机电源的电源信号至芯片以触发芯片结束上电复位。此外还通过开关触发电路在检测到供电电源掉电时，输出第三开关信号，控制开关输出电路开启，进而输出复位信号至芯片以触发芯片开始进行复位，并且储能延时电路开始释放能量，直至能量释放完全时，控制开关输出电路关断，并输出待机电源的电源信号至芯片以触发芯片结束上电复位。本实用新型实现了芯片在上电时可靠复位，同时还实现了芯片在瞬间掉电时也能可靠复位。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1(a)为现有技术中复位电路的电路结构示意图；图1(b)为复位电路上电瞬间的工作波形示意图；

图2为本实用新型芯片复位电路应用于电子设备中的功能模块示意图；

图3为图2中芯片复位电路一实施例的电路结构示意图。

附图标号说明：

标号	名称	标号	名称
				10	储能延时电路	Q1	第一电子开关
20	开关输出电路	Q2	第二电子开关
				30	开关触发电路	R1	第一电阻
31	检测单元	R2	第二电阻
				VCC	供电电源	R3	第三电阻
STB	待机电源	R4	第四电阻
				C1	电容器	R5	第五电阻

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

本实用新型提出一种芯片复位电路。

参照图2及图3，在本实用新型一实施例中，该芯片复位电路包括给芯片提供工作电源的供电电源VCC，该芯片复位电路还包括待机电源STB、储能延时电路10、开关输出电路20及开关触发电路30。

本实施例中，供电电源VCC用于为芯片提供工作电源，一般的，供电电源VCC可以是5V，3.3V的直流电源，待机电源STB用于在电子设备处于待机状态时，为芯片提供待机时的工作电压，以保证电子设备能在待机结束时，迅速的恢复工作状态。

其中，所述储能延时电路10的输入端与所述待机电源STB连接，所述储能延时电路10的输出端与所述开关输出电路20的受控端连接；所述开关输出电路20的输入端与所述待机电源STB连接，所述开关输出电路20的输出端用于连接所述芯片的复位端RESET；所述开关触发电路30的检测端与所述供电电源VCC连接，所述开关触发电路30的输出端与所述开关输出电路20的受控端连接。

需要说明的是，本实用新型芯片复位电路可以在输出高电平的复位信号时触发芯片开始复位，在输出低电平的复位信号时触发芯片结束复位，也可以在输出低电平的复位信号时触发芯片开始复位，在输出高电平的复位信号时触发芯片结束复位。本实施例中，以在输出低电平的复位信号时触发芯片开始复位，在输出高电平的复位信号时触发芯片结束复位为例进行说明。

其中，所述储能延时电路10用于在检测到所述待机电源STB上电输出的电源信号时，输出第一开关控制信号，并进行储能，在储能时间到时，输出第二开关控制信号，这样，通过调节储能延时电路10的储能时间，就可以调节电路的复位时间，进而保证芯片较长时间复位。

开关输出电路20用于在接收到所述第一开关信号时开启，输出低电平的复位信号至所述芯片以触发芯片开始复位；在接收到所述第二开关信号时关断，并输出所述待机电源STB的电源信号，也即高电平的复位信号至所述芯片的复位端RESET，以触发芯片结束复位。

开关触发电路30用于在检测到所述供电电源VCC掉电时，输出第三开关信号，控制所述开关输出电路20开启，输出复位信号至所述芯片，本实施例中，开关触发电路30可以根据检测到的供电电源VCC的电压大小输出对应的信号：当开关触发电路30检测到供电电源VCC的输出电压小于供电电源VCC的输出电压值时，也即供电电源VCC掉电时，输出第三开关信号，控制所述开关输出电路20开启；当开关触发电路30检测到供电电源VCC的输出电压值恢复为其预设电压值时，控制所述开关输出电路20关闭。

本实用新型芯片复位电路通过设置储能延时电路10在检测到待机电源STB上电输出的电源信号时，输出第一开关控制信号并进行储能，以控制开关输出电路20开启，并输出复位信号至芯片以触发芯片开始进行复位。在储能时间到时，输出第二开关控制信号，以控制开关输出电路20关断，并输出待机电源STB的电源信号至芯片以触发芯片结束上电复位。此外还通过开关触发电路30在检测到供电电源VCC掉电时，也即供电电源VCC的输出电压值小于预设值时，输出第三开关信号，控制开关输出电路20开启，进而输出复位信号至芯片以触发芯片开始进行复位，并且储能延时电路10开始释放能量。当开关触发电路30检测到供电电源VCC的输出电压值恢复为其预设电压值时，控制所述开关输出电路20关闭。直至能量释放完全时，控制开关输出电路20关断，并输出待机电源STB的电源信号至芯片以触发芯片结束上电复位。本实用新型实现了芯片在上电时可靠复位，同时还实现了芯片在瞬间掉电时也能可靠复位。这样，解决了电子设备不能可靠复位而出现系统数据丢失，甚至死机的问题。相较于现有技术中简单的通过电容的充放电来触发芯片复位，本实用新型采用的开关输出电路20及开关触发电路30提高了复位信号输出的稳定性和可靠性。

参照图3，在一优选实施例中，所述储能延时电路10优选采用电容器C1及第一电阻R1实施，其中，所述电容器C1的输入端与所述待机电源STB连接，所述电容器C1的输出端为所述储能延时电路10的输出端，并与所述第一电阻R1的第一端连接；所述第一电阻R1的第二端接地。

本实施例中，第一电阻R1用于控制电容器C1的充/放电的时间。电容器C1根据电容的充放电特性以及电容器C1两端的电压不能突变的特点，在待机电源STB上电瞬间，电容器C1被待机电源STB输出的电压短路，输出高电平的第一开关控制信号，以控制开关输出电路20开启，此后电容器C1开始充电，当电容饱和时，电容相当于断路，进而输出低电平的第二开关控制信号以控制开关输出关断。在电源掉电瞬间，电容器C1对第一电阻R1开始放电，进而输出高电平的第一开关控制信号，以控制开关输出电路20开启，直至电容器C1完成放电而输出低电平的第二开关控制信号以控制开关输出电路20关断。

参照图3，在一优选实施例中，所述开关输出电路20包括第二电阻R2、第三电阻R3及第一电子开关Q1，所述第二电阻R2的第一端为所述开关输出电路20的受控端，所述第二电阻R2的第二端与所述第一电子开关Q1的受控端连接；所述第一电子开关Q1的第一端与所述第三电阻R3的第一端及所述芯片的复位端RESET互连，所述第一电子开关Q1的第二端接地；所述第三电阻R3的第二端与所述待机电源STB连接。

本实施例中，第一电子开关Q1的受控端在开关触发电路30和/或所述储能延时电路10输出高电平信号时导通，并输出低电平的复位信号至芯片的复位端RESET。第二电阻R2为限流电阻，以避免开关触发电路30和/或所述储能延时电路10输出的控制信号过大时，损坏第一电子开关Q1，第三电阻R3为上拉电阻，以保证在芯片在正常工作时输出高电平信号，进而避免误触发芯片复位。

参照图3，上述实施例中，所述第一电子开关Q1优选采用NPN型三极管，所述NPN型三极管的基极为所述第一电子开关Q1的受控端，所述NPN型三极管的集电极为所述第一电子开关Q1的第一端，所述NPN型三极管的发射极为所述第一电子开关Q1的第二端。

本实施例中，NPN型三极管的开关特性灵敏，反应速度快，且成本较低，当然在其他实施例中，第一电子开关Q1还可以采用MOS管等其他形式的开关，在此不作限制。

参照图3，在一优选实施例中，所述开关触发电路30包括检测单元31、第二电子开关Q2及输入端，所述检测单元31的输入端为所述开关触发电路30的检测端，所述检测单元31的输出端与所述第二电子开关Q2的受控端连接，所述第二电子开关Q2的第一端与所述开关触发电路30的输入端连接，所述第二电子开关Q2的第二端与所述开关输出电路20的受控端连接，所述开关触发电路30的输入端与所述待机电源STB连接。

本实施例中，检测单元31用于检测供电电源VCC的输出电压，并输出相应的检测信号，以触发第二电子开关Q2导通/关闭，进而输出相应的控制信号以控制开关输出电路20开启/关闭。

具体地，当检测单元31检测到供电电源VCC的输出电压小于供电电源VCC的输出电压值时，也即供电电源VCC掉电时，输出的检测信号触发第二电子开关Q2导通，进而输出控制信号以控制开关输出电路20开启。当检测单元31检测到供电电源VCC的输出电压值恢复为其预设电压值时，输出的检测信号触发第二电子开关Q2截止，进而控制所述开关输出电路20关闭。

参照图3，上述实施例中，上述检测单元31包括第四电阻R4及第五电阻R5，所述第四电阻R4的第一端与所述供电电源VCC连接，所述第四电阻R4的第二端为所述检测单元31的输出端，并与所述第五电阻R5的第一端连接；所述第五电阻R5的第二端接地。

本实施例中，第四电阻R4及第五电阻R5将供电电源VCC输出值与预设电压至进行比较并分压以实现检测信号的输出，这样，就可以通过调节第四电阻R4和/或第五电阻R5的阻值来调节检测信号的输出。

继续参照图3，进一步地，所述第二电子开关Q2为PNP型三极管，所述PNP型三极管的基极为所述第二电子开关Q2的受控端，所述PNP型三极管的发射极为所述第二电子开关Q2的第一端，所述PNP型三极管的集电极所述第二电子开关Q2的第二端。

本实施例中，PNP型三极管的开关特性灵敏，反应速度快，且成本较低，当然在其他实施例中，第二电子开关Q2还可以采用MOS管等其他形式的开关，在此不作限制。

为了更好地说明本实用新型的思想，以下结合图2及图3，对本实用新型电路的具体原理进行阐述：

如图2及图3，在电子设备接入供电电源VCC时，待机电源STB及待机电源STB输出的电压由低电平信号转变为高电平信号，由于电容器C1两端的电压不能突变，从而被待机电源STB输出的电压而短路，使得NPN型三极管的基极输入高电平信号而导通，此时NPN型三极管的集电极电位被拉低，使得芯片的复位端RESET输出为低电平，芯片开始复位。在待机电源STB及待机电源STB输出的电压稳定后，待机电源STB开始对电容器C1进行充电，由于电容器C1两端的电压不能突变，使得NPN型三极管的持续导通，集电极为低电平，芯片继续复位。当电容器C1充满电时，电容器C1相当于断路，NPN型三极管的基极输入低电平而截止，集电极输入待机电压而拉高，芯片的复位端RESET输入高电平而结束复位。

当供电电源VCC出现瞬时掉电时，PNP型三极管的基极电压被拉低而导通，集电极输出高电平使得NPN型三极管的基极输入高电平信号而导通，此时NPN型三极管的集电极电位被拉低，使得芯片的复位端RESET输出为低电平，芯片开始复位。此时电容器C1经第一电阻R1开始放电。当供电电源VCC的输出电压恢复正常输出时，PNP型三极管的基极电压被拉高而截止，此时由于电容器C1完全放电后又从较低的电压开始充电，使得NPN型三极管的仍然持续导通，集电极为低电平，芯片继续复位，直至电容器C1饱和。

本实用新型芯片复位电路根据电容器C1的充放电特性，在上电瞬间被待机电源STB短路，进而控制NPN型三极管导通并输出低电平的复位信号至芯片的复位端RESET，当电容器C1充满电时，NPN型三极管截止，并结束芯片复位。当供电电源VCC出现瞬时掉电时，PNP型三极管的基极电压被拉低而导通，进而触发NPN型三极管导通，并输出低电平的复位信号至芯片的复位端RESET，电容器C1经第一电阻R1开始放电并重新充电，NPN型三极管导通并输出低电平的复位信号至芯片的复位端RESET，实现芯片的复位。本实用新型实现了芯片在上电时可靠复位，同时还实现了芯片在瞬间掉电时也能可靠复位。

本实用新型还提出一种电子设备，该电子设备包括芯片以及该芯片复位的芯片复位电路，该芯片复位电路的具体结构参照上述实施例，由于本电子设备采用了上述芯片复位电路的所有实施例的全部技术方案，因此至少具有上述芯片复位电路实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的发明构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (8)

1.一种芯片复位电路，包括给芯片提供工作电源的供电电源，其特征在于，所述芯片复位电路还包括待机电源、储能延时电路、开关输出电路及开关触发电路；

所述储能延时电路的输入端与所述待机电源连接，所述储能延时电路的输出端与所述开关输出电路的受控端连接；所述开关输出电路的输入端与所述待机电源连接，所述开关输出电路的输出端用于连接所述芯片的复位端；所述开关触发电路的检测端与所述供电电源连接，所述开关触发电路的输出端与所述开关输出电路的受控端连接；

其中，所述储能延时电路，用于在检测到所述待机电源上电输出的电源信号时，输出第一开关控制信号，并进行储能，在储能时间到时，输出第二开关控制信号；

所述开关输出电路，用于在接收到所述第一开关信号时开启，输出复位信号至所述芯片；在接收到所述第二开关信号时关断，输出所述待机电源的电源信号至所述芯片；

所述开关触发电路，用于在检测到所述供电电源掉电时，输出第三开关信号，控制所述开关输出电路开启，输出复位信号至所述芯片。

2.如权利要求1所述的芯片复位电路，其特征在于，所述储能延时电路包括电容器及第一电阻，所述电容器的输入端与所述待机电源连接，所述电容器的输出端为所述储能延时电路的输出端，并与所述第一电阻的第一端连接；所述第一电阻的第二端接地。

3.如权利要求1所述的芯片复位电路，其特征在于，所述开关输出电路包括第二电阻、第三电阻及第一电子开关，所述第二电阻的第一端为所述开关输出电路的受控端，所述第二电阻的第二端与所述第一电子开关的受控端连接；所述第一电子开关的第一端与所述第三电阻的第一端及所述芯片的复位端互连，所述第一电子开关的第二端接地；所述第三电阻的第二端与所述待机电源连接。

4.如权利要求3所述的芯片复位电路，其特征在于，所述第一电子开关为NPN型三极管，所述NPN型三极管的基极为所述第一电子开关的受控端，所述NPN型三极管的集电极为所述第一电子开关的第一端，所述NPN型三极管的发射极为所述第一电子开关的第二端。

5.如权利要求1所述的芯片复位电路，其特征在于，所述开关触发电路包括检测单元及第二电子开关，所述检测单元的输入端为所述开关触发电路的检测端，所述检测单元的输出端与所述第二电子开关的受控端连接，所述第二电子开关的第一端与所述开关触发电路的输入端连接，所述第二电子开关的第二端与所述开关输出电路的受控端连接。

6.如权利要求5所述的芯片复位电路，其特征在于，所述检测单元包括第四电阻及第五电阻，所述第四电阻的第一端与所述供电电源连接，所述第四电阻的第二端为所述检测单元的输出端，并与所述第五电阻的第一端连接；所述第五电阻的第二端接地。

7.如权利要求5所述的芯片复位电路，其特征在于，所述第二电子开关为PNP型三极管，所述PNP型三极管的基极为所述第二电子开关的受控端，所述PNP型三极管的发射极为所述第二电子开关的第一端，所述PNP型三极管的集电极所述第二电子开关的第二端。

8.一种电子设备，其特征在于，包括芯片及如权利要求1至7中任意一项所述的芯片复位电路。