CN207069553U - 一种实现硬件看门狗及自动延时通断电功能的控制电路 - Google Patents

Abstract

本实用新型公开了一种实现硬件看门狗及自动延时通断电功能的控制电路，包括用来判断是否有喂狗脉冲信号输入的看门狗脉冲输入检测模块、采用555芯片输出延时通断电信号的555逻辑电路模块和采用MOS管控制系统电源正常供电或断电的大电流通断控制模块；当系统正常时，WDI有喂狗脉冲信号输入，MOS管的源极和漏极导通，系统供电正常；当系统异常时，WDI无喂狗脉冲信号输入，MOS管的源极和漏极截止，系统断电并保持一段放电时间，然后MOS管的源极和漏极重新导通，系统恢复供电，系统恢复正常后，WDI有喂狗脉冲信号输入，MOS管的源极和漏极保持导通，系统保持稳定供电。本实用新型相比传统电路，省去看门狗芯片及其外围搭配电路，大幅度降低了成本，精简了电路。

Description

一种实现硬件看门狗及自动延时通断电功能的控制电路

技术领域

本实用新型涉及物联网电子产品稳定性技术领域，特别涉及一种实现硬件看门狗及自动延时通断电功能的控制电路。

背景技术

随着物联网和机器人的蓬勃发展，探测、感知、无线传输、网络技术已深入我们的生活和工作领域，而这些与我们生活息息相关的电子产品，我们对于它的稳定性能要求越来越高。在众多的提高系统稳定的方法中，使用具有硬件看门狗功能并具有自动延时通断电控制电路，可对一些程序潜在错误和恶劣环境干扰等因素导致系统死机而在无人干预情况下自动恢复系统正常工作状态，可广泛应用于智能电子产品无人值守环境中。

实现硬件看门狗功能并具有自动延时通断电控制电路，一般使用看门狗芯片加555芯片以及外围配套电路来实现。参见图1所示，传统实现硬件看门狗功能并具有自动延时通断电控制电路框图依次包括看门狗芯片及其外围电路、555芯片及其外围电路及大功率MOS管，所述看门狗芯片及其外围电路接收看门狗信号输入，输出看门狗信号输出，所述555芯片及其外围电路接收看门狗信号输出，输出延时通断电信号输出，所述大功率MOS管接收所述延时通断电信号输出，控制系统电源供电。传统的控制电路需要看门狗芯片加555芯片以及外围配套电路来实现，电路复杂，成本较高。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提出一种实现硬件看门狗及自动延时通断电功能的控制电路，只需单片555芯片加简单的外围阻容器件，即可实现硬件看门狗及自动延时通断电功能，相比传统方案，直接省去看门狗芯片及相关的外围配套电路，简化了电路设计方案，降低了电路设计成本，增强了电路稳定性，提高了产品的性价比。

本实用新型解决其技术问题所采用的技术方案是：

一种实现硬件看门狗及自动延时通断电功能的控制电路，连接在看门狗信号输入和系统电源之间，包括：

看门狗脉冲输入检测模块，所述看门狗脉冲输入检测模块的输入端与所述看门狗信号输入相连；采用第一三极管来判断是否有喂狗脉冲信号输入；

555逻辑电路模块，采用555芯片输出延时通断电信号；所述第一三极管的集电极与所述555芯片的TRIG端和THRES端分别相连；

大电流通断控制模块，包括用于接收所述555芯片的OUT端输出的高电平或低电平信号的第二三级管，还包括控制所述系统电源正常供电或断电的MOS管；所述555芯片的OUT端与所述第二三极管的基极相连，所述第二三级管的集电极与所述MOS管的栅极相连，所述第二三级管的集电极通过第八上拉电阻与所述MOS管的源极相连；所述MOS管的漏极与所述系统电源相连；

当有喂狗脉冲信号输入时，所述第一三极管导通，555芯片的OUT端输出高电平，MOS管的源极和漏极导通，系统电源正常供电；当无喂狗脉冲信号输入时，所述第一三极管截止，555芯片的OUT端延时输出低电平，MOS管的源极和漏极截止，系统电源断电，一段时间后，MOS管的源极和漏极重新导通，系统电源恢复供电，重新检测是否有喂狗脉冲信号输入。

优选的，所述看门狗脉冲输入检测模块还包括第一限流电阻和第二下拉电阻；所述第一限流电阻连接于所述看门狗信号输入与第一三极管的基极之间；所述第一限流电阻和第二下拉电阻串联于所述第一三极管的基极与地之间。

优选的，所述看门狗脉冲输入检测模块还包括第一充放电电容和第一二极管；所述第一充放电电容与所述第一限流电阻串联于所述看门狗信号输入与所述第一三极管的基极之间；所述第二下拉电阻与所述第一二极管并联于所述第一充放电电容和地之间；所述第一二极管的阴极与所述第一限流电阻的一端相连，其阳极接地。

优选的，所述555逻辑电路模块还包括第三上拉电阻和第二充放电电容；所述第一三极管的集电极通过所述第三上拉电阻与5V直流电源相连；所述555芯片的TRIG端和THRES端相连，并通过第二充放电电容接地。

优选的，所述555逻辑电路模块还包括第五放电电阻；所述555芯片的DISCH端通过第五放电电阻与所述555芯片的TRIG端相连。

优选的，所述555逻辑电路模块还包括第三防干扰电容；所述555芯片的CONT端通过第三防干扰电容接地。

优选的，所述555芯片的VCC端和RST端均与5V直流电源相连。

优选的，所述大电流通断控制模块还包括第六限流电阻和第七下拉电阻；所述第六限流电阻和第七下拉电阻串接于所述555芯片的OUT端和地之间；且第六限流电阻和第七下拉电阻的串接点与所述第二三极管的基极相连。

优选的，所述第二三极管的发射极接地。

优选的，所述第二三极管的集电极通过第八上拉电阻与5V直流电源相连。

本实用新型电路当系统正常时，有喂狗脉冲信号输入，所述第一三极管导通，555芯片的OUT端输出高电平，MOS管的源极和漏极导通，系统电源正常供电；当系统异常时，无喂狗脉冲信号输入，第一三极管截止，555芯片的OUT端延时输出低电平，MOS管的源极和漏极截止，系统电源断电，一段时间后，MOS管的源极和漏极重新导通，系统电源恢复供电，重新检测是否有喂狗脉冲信号输入。

本实用新型电路只需单片555芯片加简单的外围阻容器件即可实现硬件看门狗功能并具有自动延时通断电功能，相比传统方案，直接省去看门狗芯片及其外围搭配电路，大大简化了电路设计方案，降低了电路设计成本，增强了电路稳定性，提高了产品的性价比。

以下结合附图及实施例对本实用新型作进一步详细说明，但本实用新型的一种实现硬件看门狗及自动延时通断电功能的控制电路不局限于实施例。

附图说明

图1为现有技术中的实现硬件看门狗功能并具有自动延时通断电控制电路框图；

图2为本实用新型的一种实现硬件看门狗及自动延时通断电功能的控制电路图。

具体实施方式

参见图2所示，本实用新型实施例提供一种实现硬件看门狗及自动延时通断电功能的控制电路，包括：

一种实现硬件看门狗及自动延时通断电功能的控制电路，连接在看门狗信号输入WDI和系统电源PWR_SYS之间，包括看门狗脉冲输入检测模块1、555逻辑电路模块2和所述大电流通断控制模块3。

所述看门狗脉冲输入检测模块的输入端与所述看门狗信号输入WDI相连，用来判断是否有喂狗脉冲信号输入；具体包括：第一三极管Q1、第一限流电阻R1、第二下拉电阻R2、第一充放电电容C1和第一二极管D1。所述第一限流电阻R1连接于所述看门狗信号输入WDI与第一三极管Q1的基极B之间；所述第一限流电阻R1和第二下拉电阻R2串联于所述第一三极管Q1的基极B与地之间。所述看门狗脉冲输入检测模块还包括第一充放电电容C1和第一二极管D1；所述第一充放电电容C1与所述第一限流电阻R1串联于所述看门狗信号输入WDI与所述第一三极管Q1的基极B之间；所述第二下拉电阻R2与所述第一二极管D1并联于所述第一充放电电容C1和地之间；所述第一二极管D1的阴极与所述第一限流电阻R1的一端相连，其阳极接地。所述第一三极管Q1的发射极E接地。

所述看门狗脉冲输入检测模块1中，当WDI(看门狗输入)有喂狗脉冲信号输入时，根据第一电容C1的通交隔直特性，在第一三极管Q1的基极同样会产生脉冲信号，第一三极管Q1在基极B脉冲幅度高于0.7V时，其BE极和CE极导通。具体的，当WDI由高电平跳变为低电平时，第一电容C1通过第一二极管D1充电，电流方向为D1的1引脚向D1的2引脚；当WDI信号由低电平跳变为高电平时，第一电容C1通过第一限流电阻R1和第一三极管Q1的BE极放电，第一三极管Q1的CE导通。

所述看门狗脉冲输入检测模块1中，当WDI(看门狗输入)无脉冲信号输入时(输入端电平无变化)，根据第一电容C1的通交隔直特性，在第一三极管Q1的基极为低电平时，第一三极管Q1的BE极和CE极截止。

所述555逻辑电路模块2用于输出延时通断电信号；具体的包括：555芯片IC1、第三上拉电阻R3、第二充放电电容C2、第五放电电阻R5和第三防干扰电容C3。所述第一三极管Q1的集电极C与所述555芯片IC1的TRIG端和THRES端分别连；所述555芯片IC1的TRIG端和THRES端相连，并通过第二充放电电容C2接地；所述第一三极管Q1的集电极C通过所述第三上拉电阻R3与5V直流电源相连；所述555芯片IC1的DISCH端通过第五放电电阻R5与所述555芯片IC1的TRIG端相连；所述555芯片IC1的CONT端通过第三防干扰电容C3接地；所述555芯片IC1的VCC端和RST端均与5V直流电源相连。

具体的，所述555芯片IC1的各个引脚功能如下：

1脚：外接电源负端VSS或接地，一般情况下接地；

2脚：低触发端TR；

3脚：输出端Vo；

4脚：直接清零端；当此端接低电平，则时基电路不工作，此时不论TRIG、THRES处于何电平，时基电路输出为“0”，该端不用时应接高电平；

5脚：为控制电压端；若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，该端串入电容接地，以防引入干扰；

6脚：高触发端THRES；

7脚：放电端；该端用作电容的放电。

8脚：外接电源VCC，一般用5V。

进一步的，本实施例中，所述555芯片IC1引脚特性描述如下表1所示，

图1

根据图2电路连接关系，令图2的V1＝V_trig＝V_thres。

当WDI有脉冲信号输入时，第一三极管Q1导通，图2中的V1(即V_trig)＝0，所述555芯片IC1的OUT引脚输出高电平；

当WDI无脉冲信号输入时，第一三极管Q1截止，电容C2不断充电(充电回路是VCC—R3—C2—地)；当V1>2/3VCC时，OUT引脚输出低电平，DISCH引脚对地导通，C2通过R5放电(放电回路是C2—R5—DISCH—地)，在2/3VCC>V1>1/3VCC期间，OUT引脚保持低电平不变；直到电容C2继续放电使得V1<1/3VCC，OUT引脚由低电平跳变为高电平，DISCH引脚对地截止，电容C2不断充电，当2/3VCC>V1>1/3VCC时，OUT引脚保持高电平，直到V1>2/3VCC，OUT引脚输出低电平，如此循环，直到检查到WDI有脉冲信号输入时，OUT引脚保持高电平，停止该逻辑循环。

大电流通断控制模块3用于控制所述系统电源PWR_SYS的正常供电或断电，具体包括：第二三级管Q2、MOS管Q3、第六限流电阻R6、第七下拉电阻R7和第八上拉电阻R8。所述第二三级管Q2用于接收所述555芯片IC1的OUT端输出的高电平或低电平信号，所述MOS管Q3用于控制所述系统电源PWR_SYS正常供电或断电；所述555芯片IC1的OUT端与所述第二三极管的基极B相连，所述第二三级管Q2的集电极C与所述MOS管Q3的栅极G相连，所述第二三级管Q2的集电极C通过第八上拉电阻R8与所述MOS管Q3的源极S相连；所述MOS管Q3的漏极D与所述系统电源PWR_SYS相连；所述第六限流电阻R6和第七下拉电阻R7串接于所述555芯片IC1的OUT端和地之间；且第六限流电阻R6和第七下拉电阻R7的串接点与所述第二三极管的基极B相连；所述第二三极管的集电极C通过第八上拉电阻R8与5V直流电源相连；述第二三极管的发射极E接地。

所述大电流通断控制模块3电路的功能如下：

当所述555芯片的OUT引脚输出高电平时，所述MOS管Q3的源极S和漏极D导通；当所述555芯片的OUT引脚输出低电平时，所述MOS管Q3的源极S和漏极D截止。

结合看门狗脉冲输入检测模块1电路功能、555逻辑电路模块2电路功能和大电流通断控制模块3的电路功能，可实现硬件看门狗及自动延时通断电控制功能，系统供电分析如下：

当系统正常时，WDI有喂狗脉冲信号输入，第一三极管Q1导通，555芯片的OUT引脚输出高电平，第二三极管Q2导通，MOS管Q3的源极S和漏极D导通，系统供电正常；

当系统异常时，WDI无喂狗脉冲信号输入，第一三极管Q1截止，555逻辑电路模块2充电并保持一段充电时间，此时555芯片的OUT引脚输出高电平，第二三极管Q2导通，MOS管Q3的源极S和漏极D导通，当充电到一定电压时，555芯片的OUT引脚输出低电平，第二三极管Q2截止通，MOS管Q3的源极S和漏极D截止，555逻辑电路模块2断电并保持一段放电时间，当放电到一定电压后，555芯片的OUT引脚输出高电平，第二三极管Q2导通，MOS管Q3的源极S和漏极D重新导通，系统恢复供电。系统恢复正常后，WDI有喂狗脉冲信号输入，MOS管Q3的源极S和漏极D保持导通，系统保持稳定供电。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种实现硬件看门狗及自动延时通断电功能的控制电路，连接在看门狗信号输入和系统电源之间，其特征在于，包括：

看门狗脉冲输入检测模块，所述看门狗脉冲输入检测模块的输入端与所述看门狗信号输入相连；采用第一三极管来判断是否有喂狗脉冲信号输入；

555逻辑电路模块，采用555芯片输出延时通断电信号；所述第一三极管的集电极与所述555芯片的TRIG端和THRES端分别相连；

大电流通断控制模块，包括用于接收所述555芯片的OUT端输出的高电平或低电平信号的第二三极管，还包括控制所述系统电源正常供电或断电的MOS管；所述555芯片的OUT端与所述第二三极管的基极相连，所述第二三极管的集电极与所述MOS管的栅极相连，所述第二三极管的集电极通过第八上拉电阻与所述MOS管的源极相连；所述MOS管的漏极与所述系统电源相连。

2.根据权利要求1所述的实现硬件看门狗及自动延时通断电功能的控制电路，其特征在于，所述看门狗脉冲输入检测模块还包括第一限流电阻和第二下拉电阻；所述第一限流电阻连接于所述看门狗信号输入与第一三极管的基极之间；所述第一限流电阻和第二下拉电阻串联于所述第一三极管的基极与地之间。

3.根据权利要求2所述的实现硬件看门狗及自动延时通断电功能的控制电路，其特征在于，所述看门狗脉冲输入检测模块还包括第一充放电电容和第一二极管；所述第一充放电电容与所述第一限流电阻串联于所述看门狗信号输入与所述第一三极管的基极之间；所述第二下拉电阻与所述第一二极管并联于所述第一充放电电容和地之间；所述第一二极管的阴极与所述第一限流电阻的一端相连，其阳极接地。

4.根据权利要求1所述的实现硬件看门狗及自动延时通断电功能的控制电路，其特征在于，所述555逻辑电路模块还包括第三上拉电阻和第二充放电电容；所述第一三极管的集电极通过所述第三上拉电阻与5V直流电源相连；所述555芯片的TRIG端和THRES端相连，并通过第二充放电电容接地。

5.根据权利要求4所述的实现硬件看门狗及自动延时通断电功能的控制电路，其特征在于，所述555逻辑电路模块还包括第五放电电阻；所述555芯片的DISCH端通过第五放电电阻与所述555芯片的TRIG端相连。

6.根据权利要求4所述的实现硬件看门狗及自动延时通断电功能的控制电路，其特征在于，所述555逻辑电路模块还包括第三防干扰电容；所述555芯片的CONT端通过第三防干扰电容接地。

7.根据权利要求4所述的实现硬件看门狗及自动延时通断电功能的控制电路，其特征在于，所述555芯片的VCC端和RST端均与5V直流电源相连。

8.根据权利要求1所述的实现硬件看门狗及自动延时通断电功能的控制电路，其特征在于，所述大电流通断控制模块还包括第六限流电阻和第七下拉电阻；所述第六限流电阻和第七下拉电阻串接于所述555芯片的OUT端和地之间；且第六限流电阻和第七下拉电阻的串接点与所述第二三极管的基极相连。

9.根据权利要求1所述的实现硬件看门狗及自动延时通断电功能的控制电路，其特征在于，所述第一三极管和第二三极管的发射极接地。

10.根据权利要求1所述的实现硬件看门狗及自动延时通断电功能的控制电路，其特征在于，所述第二三极管的集电极通过第八上拉电阻与5V直流电源相连。