CN111736679A

CN111736679A - 芯片复位方法、装置和单片机

Info

Publication number: CN111736679A
Application number: CN202010594452.2A
Authority: CN
Inventors: 张昌泰
Original assignee: Guangdong Anjubao Digital Technology Co ltd
Current assignee: Guangdong Anjubao Digital Technology Co ltd
Priority date: 2020-06-24
Filing date: 2020-06-24
Publication date: 2020-10-02
Anticipated expiration: 2040-06-24
Also published as: CN111736679B

Abstract

本申请提供一种芯片复位方法、装置和单片机，该芯片复位方法应用于复位电路上的单片机，所述单片机的串口端口与芯片的串口端口通信连接；所述复位电路还包括硬件开关电路及电源，所述硬件开关电路分别与所述单片机，所述电源及所述芯片连接，该芯片复位方法包括：判断所述芯片是否处于死机状态；在所述芯片处于死机状态时，控制所述硬件开关电路切断所述芯片的电源，并拉低所述芯片的串口端口；经过第一时长后，控制所述硬件开关电路对所述芯片重新供电，并且解除对所述芯片的串口端口的拉低。通过在复位时切断了芯片的供电电源，并将用于判断芯片状态的串口端口进行拉低电平处理，加快释放芯片外围和内部残余的电荷，确保芯片完全复位。

Description

芯片复位方法、装置和单片机

技术领域

本申请涉及电子电路技术领域，具体而言，涉及一种芯片复位方法、装置和单片机。

背景技术

目前的数字化电子芯片在运行的时候，不可避免地会出现死机的情况。当出现死机的问题时，通常的解决办法是对系统进行复位重启。现有的复位技术，通常是向复位脚发送复位信号，实现复位重启。但是问题在于，如果通过向复位脚发送复位信号进行复位，由于芯片会接入各种支路电路，这些支路电路的电源会有电压输入到芯片内部，从而导致芯片可能会因此处于不稳定状态，进而出现复位不完全的问题。

发明内容

本申请实施例的目的在于提供一种芯片复位方法、装置和单片机，用以改善当芯片处于死机时，复位不完全的问题。

第一方面，本发明实施例提供一种芯片复位方法，应用于复位电路上的单片机，所述单片机的串口端口与芯片的串口端口通信连接；所述复位电路还包括硬件开关电路及电源，所述硬件开关电路分别与所述单片机，所述电源及所述芯片连接，所述方法包括：

判断所述芯片是否处于死机状态；

在所述芯片处于死机状态时，控制所述硬件开关电路切断所述芯片的电源，并拉低所述芯片的串口端口；

经过第一时长后，控制所述硬件开关电路对所述芯片重新供电，并且解除对所述芯片的串口端口的拉低。

通过在复位时切断芯片的供电电源，减少外部电源对芯片内部的干扰。同时，还将用于判断芯片状态的串口端口进行拉低电平处理，加快释放芯片外围和内部残余的电荷，使得芯片稳定处于关机状态，不会受到低功耗状态或残余电荷的影响，确保芯片完全复位。

在可选的实施方式中，所述判断所述芯片是否处于死机状态，包括：

向所述芯片发送状态信息确定请求；

若没有接收到所述芯片根据所述状态信息确定请求回复的工作状态信息，则判断所述芯片处于死机状态。

通过根据单片机发送状态信息确定请求及芯片回复的工作状态信息判断芯片的工作状态，使得单片机对芯片死机判断更准确，从而保证能及时对处于死机状态的芯片进行复位，确保芯片的正常运行。

每隔第二时长，向所述芯片发送工作状态信息确定请求；若发送预设次数的所述状态信息确定请求后，仍未接收到所述芯片回复的工作状态信息，则判断所述芯片处于死机状态。

通过设置第二时长和预设次数，使得单片机能更准确地判断芯片是否处于死机状态，避免出现误判的情况，从而导致频繁复位，影响用户使用体验或是降低芯片的工作性能。

在可选的实施方式中，所述单片机与所述芯片的复位脚连接，在所述控制所述硬件开关电路对所述芯片重新供电，并且解除对所述芯片的串口端口的拉低之前，所述方法还包括：

判断所述芯片的复位脚的电平；

当所述芯片的复位脚为低电平时，执行所述控制所述硬件开关电路对所述芯片重新供电，并且解除对所述芯片的串口端口的拉低的步骤。

通过切断芯片的电源并拉低芯片的串口端口，释放芯片内部和外围的电荷，从而确保芯片能完全复位。

第二方面，本发明实施例提供一种芯片复位装置，包括单片机，硬件开关电路，电源；所述单片机的串口端口与芯片的串口端口通信连接，所述硬件开关电路分别与所述单片机，所述电源及所述芯片连接，所述单片机用于：判断所述芯片是否处于死机状态；在所述芯片处于死机状态时，控制所述硬件开关电路切断所述芯片的电源，并拉低所述芯片的串口端口；以及经过第一时长后，控制所述硬件开关电路对所述芯片重新供电，并且解除对所述芯片的串口端口的拉低。

在可选的实施方式中，所述单片机还用于向所述芯片发送状态信息确定请求；以及若没有接收到所述芯片根据所述状态信息确定请求回复的工作状态信息，则判断所述芯片处于死机状态。

在可选的实施方式中，所述单片机还用于每隔第二时长，向所述芯片发送工作状态信息确定请求；若发送预设次数的所述状态信息确定请求后，仍未接收到所述芯片回复的工作状态信息，确定所述芯片处于死机状态。

在可选的实施方式中，所述单片机与所述芯片的复位脚连接，所述单片机还用于判断所述芯片的复位脚的电平；当所述芯片的复位脚为低电平时，执行所述控制所述硬件开关电路对所述芯片重新供电，并且解除对所述芯片的串口端口的拉低的步骤。

在可选的实施方式中，所述芯片复位装置还包括检测电路，所述单片机的串口端口与所述芯片的串口端口连接；

所述单片机的I/O端口经所述硬件开关电路连接至所述芯片的电源输入端；

所述单片机的ADC端口经所述检测电路连接至所述芯片的复位端。

第三方面，本发明实施例提供一种单片机，应用于芯片复位，所述单片机的串口端口与芯片的串口端口通信连接；所述单片机还通过硬件开关电路与所述芯片连接，所述单片机执行如前述实施方式任一项所述的芯片复位方法。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的一种芯片复位装置的结构框图；

图2为本申请实施例提供的一种芯片复位装置的电路示意图；

图3为本申请实施例提供的一种芯片复位方法的流程图。

图标：100-芯片复位装置；101-单片机；102-硬件开关电路；103-电源；104-芯片；105-检测电路。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

目前的数字化电子芯片在运行的时候，不可避免地会出现死机的情况。当出现死机的问题时，通常的解决办法是对系统进行复位重启。现有的复位技术，通常是向复位脚发送复位信号，实现复位重启。但是问题在于，如果通过向复位脚发送复位信号进行复位，由于芯片会接入各种支路电路，这些支路电路的电源会有电压输入到芯片内部，从而导致芯片可能会因此处于不稳定状态，进而出现复位不完全的问题。基于上述分析，本申请的发明人提供一种芯片复位方法，芯片复位装置及单片机，以解决上述问题。

请参照图1，图1为本申请实施例提供的一种芯片复位装置的结构框图，该芯片复位装置100可以包括单片机101、硬件开关电路102、电源103和检测电路105。芯片复位装置100用于对芯片104进行复位。其中，单片机101的串口端口与芯片104的串口端口通信连接；硬件开关电路102分别与单片机101，电源103及芯片104连接，硬件开关电路102基于单片机101的指令对电源103与芯片104之间的连通或断开进行控制，从而实现对芯片104的供/断电的控制，进而实现对芯片104的复位。

其中，单片机101与芯片104进行串口通信，单片机101根据与芯片104的通信结果，判断芯片104的工作状态。当确定芯片104处于死机状态时，单片机101控制硬件开关电路102和电源103完成对芯片104的复位。

电源103与单片机101电性连接，用于为单片机101供电。

以下，将结合一个具体的示例，对芯片复位装置100进行详细地介绍。

请参阅图2，图2为本申请实施例提供的一种芯片复位装置的电路示意图。

示例性地，本实施例中以芯片复位装置100所包括的单片机101为STM32F030F4P6型号的单片机为例，对芯片复位装置100实现芯片复位的过程进行说明。可以理解，此处单片机101的型号仅为示例，本申请并不以此为限。

如图2所示，单片机101的串口端口与芯片104的串口端口连接。具体地，单片机101的17号引脚(PA19/USART1_TX，即串口通信发送端口)和18号引脚(PA10/USART1_RX，即串口通信接收端口)分别与芯片104的USART_TX(串口通信发送端口)和USART_RX(串口通信接收端口)连接，实现单片机101与芯片104的串口通信。

可选的，单片机101的17号引脚和18号引脚可以分别与阻值10Ω的电阻R6和阻值10Ω的电阻R5串联后，再分别与芯片104的USART_TX和USART_RX连接，电阻R6和电阻R5的功能为限流。

单片机101的I/O端口经硬件开关电路102连接至芯片104的电源输入端连接。具体地，单片机101的11号引脚(PA5/ADC_IN5，即I/O端口)与硬件开关电路102连接。

硬件开关电路102的具体结构可以为：+5V的供电电源与MOS管VT2(P沟道型MOS管)的源极(即S端口)连接，MOS管VT2的漏极(即D端口)与芯片104的电源输入端连接，MOS管VT2的栅极(即G端口)与三极管VT1(NPN型三极管)的集电极连接。+5V的供电电源还通过阻值为10KΩ的电阻R3与三极管VT1的集电极连接，三极管VT1的发射极接地。单片机101的11号引脚经过阻值为3KΩ的电阻R1与三极管VT1的基极连接，阻值为10KΩ的电阻R2的一端连接在电阻R1与三极管VT1的基极之间，另一端接地。其中，上述MOS管VT2可以采用LP9435LT1G芯片。

当单片机101控制11号引脚输出高电平时，经过三极管VT1的作用后，MOS管VT2导通，+5V的供电电源输入芯片104中；当单片机101控制11号引脚输出低电平时，经过三极管VT1的作用后，MOS管VT2断开，+5V的供电电源无法输入芯片104中。由此，单片机101通过控制11号引脚输出不同的电平信号，控制MOS管导通或断开，从而实现对芯片104的复位。

单片机101的ADC端口经检测电路105连接至芯片104的复位端。具体地，检测电路105可以为一个串联在单片机101与芯片104的复位端之间的一个0Ω电阻。具体的，单片机101的6号引脚(PA0/ADC_IN0，即ADC端口)与阻值为0Ω的电阻R4连接后，连接至芯片104的NRST(即复位端)。单片机101通过读取6号引脚的电平，以达到检测芯片104的复位端的所处电位的功能。

单片机101的5号引脚和16号引脚均为电源输入端，分别与+5V电源连接。5号引脚还与电容C1连接后接地，16号引脚还与电容C2连接后接地。

请参照图3，图3为本申请实施例提供的一种芯片复位方法的流程图，本申请实施例所提供的芯片复位方法可以通过前述芯片复位装置100实现。该芯片复位方法可以包括如下步骤：

步骤S201：判断所述芯片是否处于死机状态。

步骤S202：在芯片处于死机状态时，控制硬件开关电路切断芯片的电源，并拉低芯片的串口端口。

步骤S203：经过第一时长后，控制硬件开关电路对芯片重新供电，并且解除对芯片的串口端口的拉低。

芯片104的供电电源103经过硬件开关电路102后接入到芯片104的电源输入端，正常情况下，芯片104与单片机101进行实时串口通信，当单片机101判断芯片104处于死机状态时，控制硬件开关电路102切断芯片104的电源，并拉低芯片104的串口端口(即，使芯片104的串口端口处于低电平)；经过第一时长后，芯片104放电进入到即使处于低电压也无法保持继续工作状态后，单片机101再控制硬件开关电路102对芯片104进行供电，且解除对芯片104的串口端口的拉低，完成芯片复位。

需要说明的是，在本申请实施例中，单片机101与芯片104必须采用串口通信方式，因为只有串口通信方式才能对串口端口进行拉低。而其他通信方式，例如I2C通信，其通信端口在电路设计时需要外接上拉电阻，通信端口实时保持高电平，无法实现拉低。

相较于传统的通过控制复位脚的复位方法，本申请实施例采用的复位方法，在复位时切断了芯片的供电电源，减少了外部电源对芯片内部的干扰。同时，还将用于判断芯片状态的串口端口进行拉低电平处理，加快释放芯片外围和内部残余的电荷，使得芯片稳定处于关机状态，不会受到低功耗状态或残余电荷的影响，确保芯片完全复位。

下面将对上述流程进行详细说明。

步骤S201：判断所述芯片是否处于死机状态。

本申请实施例中，单片机101的串口端口与芯片104的串口端口通信连接，单片机101与芯片104进行实时串口通信，并根据通信结果，判断芯片104是否处于死机状态。其中，单片机101与芯片104在进行串口通信时，双方约定按照一定的方式进行通信。

因此，假如芯片104处在正常工作状态下，会按照约定的方式与单片机101进行串口通信；当芯片104因为某些原因处于死机状态时，将无法按照约定的方式与单片机101进行串口通信。

因此，单片机101判断芯片104处于死机状态的方式有多种，例如：当单片机101接收不到芯片104发送的数据时，认为芯片104处于死机状态；或者，芯片104发送的数据与单片机101和芯片104预先约定的数据内容不相符时，认为芯片104处于死机状态。本申请实施例对此不作具体的限定。

在单片机101判断芯片104是否处于死机状态时，可以有多种实现方式，下面介绍两种实现方式。可以理解的是，下面介绍的两种的实现方式仅为本申请实施例提供的示例，本申请实施例不以此为限。

作为一种实施方式，步骤S201可以包括如下步骤：

第一步，向芯片104发送状态信息确定请求；

第二步，若没有接收到芯片104根据状态信息确定请求回复的工作状态信息，则判断芯片104处于死机状态。

其中，在芯片104处于正常工作状态下，单片机101向芯片104发送状态信息确定请求，芯片104在接收到状态信息确定请求后，根据状态信息确定请求向单片机101回复工作状态信息。当芯片104因为某些原因处于死机状态时，将无法回复工作状态信息。因此，单片机101若没有接收到芯片104回复工作状态信息，则判断芯片104处于死机状态。

可以理解，当芯片处于死机状态时，也可能会回复错误的工作状态信息。因此，当单片机101接收到的工作状态信息不符合单片机101与芯片104预先约定的工作状态信息时，也认为芯片104处于死机状态。

需要说明的是，单片机101发送状态信息确定请求以及芯片104基于状态信息确定请求回复工作状态信息可以有多种实现方式，例如，单片机101向芯片104发送一组随机整数，芯片104在接收到随机整数后，将随机整数加一，然后发送给单片机101；或是单片机101向芯片104发送一个固定的数值，当芯片104接收到单片机101发送的该数值后，向单片机101发送数值“1”。本申请实施例对此不作具体的限定，本领域技术人员可以根据实际需要，设定状态信息确定请求以及工作状态信息的具体内容。

通过根据单片机101发送状态信息确定请求及芯片104回复的工作状态信息判断芯片104的工作状态，使得单片机101对芯片104死机判断更准确，从而保证能及时对处于死机状态的芯片104进行复位，确保芯片的正常运行。

作为另一种实施方式，步骤S201可以包括如下步骤：

第一步，每隔第二时长，向芯片104发送工作状态信息确定请求。

第二步，若发送预设次数的状态信息确定请求后，仍未接收到芯片回复的工作状态信息，则判断芯片104处于死机状态。

其中，单片机101每隔第二时长，向芯片104发送工作状态信息确定请求。当芯片104处于正常工作状态时，在每次接收到工作状态信息确定请求后，会马上按照预先约定的回复格式，回复工作状态信息，以便单片机101确定其处于正常工作状态。当芯片104处于死机状态时，便无法回复相应的工作状态信息。此时，单片机101依然继续按照预先设定的第二时长，向芯片104发送工作状态信息确定请求。若单片机101发送了预设次数的工作状态信息确定请求后，仍然没有接收到一次芯片104回复工作状态信息，则判断芯片104处于死机状态。

需要说明的是，第二时长可以是预先设定的时长，用于控制单片机101判断芯片104工作状态的频率，例如，第二时长为0.5s。即每间隔0.5s，单片机101向芯片104发送工作状态信息确定请求。预设次数也可以是预先设定的次数，例如3次，即单片机101在发送3次工作状态信息确定请求后，仍没有接收到一次芯片104回复工作状态信息，则判断芯片104处于死机状态。可以理解，上述第二时长和预设次数仅为本申请实施例提供的一种示例，第二时长的长短以及预设次数的数量，可以根据芯片型号和实际情况灵活设定，本申请不以此为限。

由于芯片104在正常工作时，可能会因为某些原因，没能及时回复单片机101的工作状态信息确定请求，例如，芯片104运算量较大时，出现回复延迟的问题。但此时，芯片104仍然处于正常工作状态，不需要进行复位。因此，通过设置第二时长和预设次数，使得单片机101能更准确地判断芯片是否处于死机状态，避免出现误判的情况，从而导致频繁复位，影响用户使用体验或是降低芯片的工作性能。

步骤S202：在芯片104处于死机状态时，控制硬件开关电路102切断芯片104的电源，并拉低芯片的串口端口。

本申请实施例中，芯片104的供电电源103经过硬件开关电路102后接入到芯片104的电源输入端，在单片机101确定芯片104处于死机状态后，控制硬件开关电路102切断芯片的电源，使得芯片104没有电源输入，处于关机状态。同时，单片机101还与芯片104进行串口通信，在通信的过程中，串口通信端口可能存在电荷残余。在芯片104供电电源切断的情况下，残余电荷可能会流入芯片104内部，使得芯片104内部电平不稳定，导致芯片104复位不完全或是复位失败。因此，在芯片104处于死机状态时，单片机101除了切断芯片的电源，还要拉低芯片的串口端口，使得芯片104能完全复位。

需要说明的是，单片机101通过对芯片104的串口端口发送低电平信号，以实现拉低芯片的串口端口。

步骤S203：经过第一时长后，控制硬件开关电路102对芯片104重新供电，并且解除对芯片104的串口端口的拉低。

本申请实施例中，经过第一时长是为了给芯片104提供充分的放电时间，确保芯片104处于关机状态。然后单片机101控制硬件开关电路102对芯片104重新供电，并且解除对芯片的串口端口的拉低，恢复与芯片104的串口通信，重新对芯片104的工作状态进行检测。需要说明的是，其中第一时长可以为2秒，即单片机101在控制硬件开关电路切断芯片的电源，并拉低芯片的串口端口后，保持上述状态2秒，确保芯片104完全处于死机状态后，再恢复芯片104的供电，完成复位。可以理解，上述第一时长的长短只是本申请实施例的一种示例，第一时长的长短可以根据实际芯片的型号以及使用场景灵活设定，本申请不以此为限。

可选的，单片机101经检测电路105连接至芯片104的复位脚，在控制硬件开关电路102对芯片104重新供电，并且解除对芯片104的串口端口的拉低之前，单片机101通过检测电路105判断芯片104的复位脚的电平；当芯片104的复位脚为低电平时，执行控制硬件开关电路102对芯片重新供电，并且解除对芯片的串口端口的拉低的步骤。

判断芯片104的复位脚的电平，当芯片104的复位脚的电平为低电平的时候，说明芯片104内部已经处于低电平状态，认为芯片104已经处于稳定关机状态，于是，对芯片104重新供电并放开对芯片104的串口端口的拉低；当芯片104的复位脚的电平为高电平的时候，说明芯片104内部还存在大量残余电荷，此时芯片104还没有完全处于关机状态，如果此时恢复供电，可能存在复位不完全的问题，因此，还要保持电源切断且串口端口拉低的状态，直到芯片104的复位脚的电平为低电平的时候，才恢复芯片104的供电并解除串口端口的拉低。

通过判断芯片104的复位脚的电平，可以验证芯片104内部是否复位完全，从而进一步提高芯片复位的准确性。

基于同一发明构思，本申请实施例还提供一种单片机，应用于芯片复位，单片机的串口端口与芯片的串口端口通信连接；单片机还通过硬件开关电路与芯片连接，单片机用于执行前述的芯片复位方法。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

需要说明的是，功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种芯片复位方法，应用于复位电路上的单片机，其特征在于，所述单片机的串口端口与芯片的串口端口通信连接；所述复位电路还包括硬件开关电路及电源，所述硬件开关电路分别与所述单片机，所述电源及所述芯片连接，所述方法包括：

判断所述芯片是否处于死机状态；

2.根据权利要求1所述的芯片复位方法，其特征在于，所述判断所述芯片是否处于死机状态，包括：

向所述芯片发送状态信息确定请求；

3.根据权利要求1所述的芯片复位方法，其特征在于，所述判断所述芯片是否处于死机状态，包括：

每隔第二时长，向所述芯片发送工作状态信息确定请求；

若发送预设次数的所述状态信息确定请求后，仍未接收到所述芯片回复的工作状态信息，则判断所述芯片处于死机状态。

4.根据权利要求1所述的芯片复位方法，其特征在于，所述单片机与所述芯片的复位脚连接，在所述控制所述硬件开关电路对所述芯片重新供电，并且解除对所述芯片的串口端口的拉低之前，所述方法还包括：

判断所述芯片的复位脚的电平；

5.一种芯片复位装置，其特征在于，包括单片机，硬件开关电路，电源；所述单片机的串口端口与芯片的串口端口通信连接，所述硬件开关电路分别与所述单片机，所述电源及所述芯片连接，所述单片机用于：

判断所述芯片是否处于死机状态；

以及经过第一时长后，控制所述硬件开关电路对所述芯片重新供电，并且解除对所述芯片的串口端口的拉低。

6.根据权利要求5所述的芯片复位装置，其特征在于，所述单片机还用于向所述芯片发送状态信息确定请求；以及若没有接收到所述芯片根据所述状态信息确定请求回复的工作状态信息，则判断所述芯片处于死机状态。

7.根据权利要求5所述的芯片复位装置，其特征在于，所述单片机还用于每隔第二时长，向所述芯片发送工作状态信息确定请求；若发送预设次数的所述状态信息确定请求后，仍未接收到所述芯片回复的工作状态信息，确定所述芯片处于死机状态。

8.根据权利要求5所述的芯片复位装置，其特征在于，所述单片机与所述芯片的复位脚连接，所述单片机还用于判断所述芯片的复位脚的电平；当所述芯片的复位脚为低电平时，执行所述控制所述硬件开关电路对所述芯片重新供电，并且解除对所述芯片的串口端口的拉低。

9.根据权利要求5所述的芯片复位装置，其特征在于，所述芯片复位装置还包括检测电路，所述单片机的串口端口与所述芯片的串口端口连接；

10.一种单片机，应用于芯片复位，其特征在于，所述单片机的串口端口与芯片的串口端口通信连接；所述单片机还通过硬件开关电路与所述芯片连接，所述单片机执行如权利要求1-4任一项所述的芯片复位方法。