CN206098383U - 一种基于通用esop8引线框架的多芯片封装结构 - Google Patents
一种基于通用esop8引线框架的多芯片封装结构 Download PDFInfo
- Publication number
- CN206098383U CN206098383U CN201620269638.XU CN201620269638U CN206098383U CN 206098383 U CN206098383 U CN 206098383U CN 201620269638 U CN201620269638 U CN 201620269638U CN 206098383 U CN206098383 U CN 206098383U
- Authority
- CN
- China
- Prior art keywords
- esop8
- copper foil
- chip
- lead frame
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型公开了一种基于通用ESOP8引线框架的多芯片封装结构，包括ESOP8引线框架基岛，所述ESOP8引线框架基岛的上端面分别设置有第一芯片和覆铜绝缘层；所述覆铜绝缘层包括依次水平贴装的绝缘胶层、绝缘基材层、铜箔层以及点胶层；所述铜箔层由多块相互独立的铜箔片构成；每块所述铜箔上分别设置有第二芯片。本实用新型的封装结构解决了通用ESOP引线框架单基岛无法实现多芯片封装，同时也解决了绝缘胶工艺漏电问题。在生产环节无需增加其他设备也无需增加生产工装夹具，最大程度利用现有资源，节约成本。在市面上该方案为终端客户提供多芯片集成方案，实现成本及组装空间最小化，提高了产品竞争力。
Description
技术领域
本实用新型涉及一种基于通用ESOP8引线框架的多芯片封装结构。
背景技术
目前,现有ESOP8封装为了提高封装散热性，封装采取引线框架基岛下沉裸露在塑封体底部以便散热。虽然提高了了封装散热性，但该封装由于引线框架基岛裸露在塑封体外，对引线框架多基岛多芯片方案无法可靠实现。目前，ESOP8封装所用引线框架市面上均为单基岛方案。如附图1所示，在多芯片封装领域，由于第一芯片11、第二芯片21、第三芯片22的衬底不能共基岛相连，无法实现此类多芯片封装。
在单基岛方案框架上，虽然理论上可以采用绝缘胶工艺实现衬底隔离进而实现多芯片封装，但实际存在以下两个生产可靠性问题：
1)点胶工艺绝缘胶厚度无法管控，绝缘胶工艺中由于导电粒子迁移当绝缘胶厚度小于5um会导致绝缘芯片与基岛之间产生漏电。2)目前在制作引线框架工艺中基岛存在5um～10um毛刺凸尖现象，如点胶工艺中遇到基岛毛刺凸尖芯片衬底极有可能与基岛导通，多芯片功能失效。综上：ESOP8封装所用引线框架及目前生产工艺无法实现可靠的多芯片封装。
实用新型内容
本实用新型目的是针对现有技术存在的缺陷提供一种基于通用ESOP8引线框架的多芯片封装结构。
本实用新型为实现上述目的，采用如下技术方案：一种基于通用ESOP8引线框架的多芯片封装结构，包括ESOP8引线框架基岛，所述ESOP8引线框架基岛的上端面分别设置有第一芯片和覆铜绝缘层；所述覆铜绝缘层包括依次水平贴装的绝缘胶层、绝缘基材层、铜箔层以及点胶层；所述铜箔层由多块相互独立的铜箔片构成；每块所述铜箔上分别设置有第二芯片。
进一步的，所述绝缘基材采用多孔点胶方式进行点胶贴装。
本实用新型的有益效果：本实用新型的封装结构解决了通用ESOP引线框架单基岛无法实现多芯片封装，同时也解决了绝缘胶工艺漏电问题。在生产环节无需增加其他设备也无需增加生产工装夹具，最大程度利用现有资源，节约成本。在市面上该方案为终端客户提供多芯片集成方案，实现成本及组装空间最小化，提高了产品竞争力。
本实用新型的封装结构的封装成本较低。由于市面上柔性绝缘基板大量运用，价格低廉，本实用新型提出一种封装结构，可基于通用引线框架实现多芯片封装，对无力承担高额开模费用的企业来说无论是制造可行性还是成本可行性，是一种较合理的方案，大大降低了生产成本。
附图说明
图1为传统的ESOP8引线框架封装结构示意图。
图2a为本实用新型ESOP8引线框架封装结构俯视图结构示意图。
图2b为本实用新型ESOP8引线框架封装结构主视图结构示意图。
图2c为本实用新型中的覆铜绝缘层结构示意图。
具体实施方式
图2a至图2c所示，公开了一种基于通用ESOP8引线框架的多芯片封装结构，包括ESOP8引线框架基岛2，所述ESOP8引线框架基岛2的上端面分别设置有第一芯片31和覆铜绝缘层32；所述覆铜绝缘层32包括依次水平贴装的绝缘胶层321、绝缘基材层322、铜箔层323以及点胶层324；所述铜箔层323由多块相互独立的铜箔片构成；每块所述铜箔上分别设置有第二芯片33。
该方案可利用现有传统引线框架点胶工艺实现，无需增加特殊设备也无需增加工装夹具。只需在划片和装片工序环节：对绝缘基板按规格进行划分；对划分好的绝缘基板按图纸进行贴装。
对于覆铜绝缘基板的选材，本实用新型的绝缘基材层的耐热性为260℃～300℃，玻璃化温度Tg在130℃以上，热膨胀系数量级在10-6。由于IC封装产品要经过几次175℃高温固化，可见，绝缘基材的耐高温特性和膨胀系数最为关键。而市面上如FR-4覆铜基板、高性能CAF、BT等电子级覆铜绝缘基板可根据不同需求选择相应材质。如选材温度系数与其它材料差异较大，IC产品将产生分层导致产品报废。该方案经过生产反复试验及数据对比，得出最优绝缘基板，确保产品无分层。
在贴装覆铜绝缘基板时需控制点胶量均匀，使绝缘基材保持水平不倾斜。
该方案在设备点胶工艺上采用多孔点胶方式进行点胶，以确保绝缘基材水平，经试验倾斜度可以控制±3°。
为了阐述简洁，以下是以单芯片为例介绍本封装结构关键生产工艺控制情况：
覆铜绝缘基板贴装在通用引线框架上：从设备数据控制图上可以看出覆铜绝缘基板控制在±30um以内，能较好的满足工艺要求±50um以内。
在覆铜绝缘基板上点胶：此环节需控制第二次点胶需保证在覆铜绝缘基板中心位置。
功能芯片贴装：此环节功能芯片需保证较小的倾斜度，否则会对焊线环节造成影响。芯片与框架焊线互连：本环节作为关键工序最后一步，也是整个环节最为关键工序。需保证焊点推拉力达到工艺管控指标。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (2)
1.一种基于通用ESOP8引线框架的多芯片封装结构，其特征在于，包括ESOP8引线框架基岛，所述ESOP8引线框架基岛的上端面分别设置有第一芯片和覆铜绝缘层；所述覆铜绝缘层包括依次水平贴装的绝缘胶层、绝缘基材层、铜箔层以及点胶层；所述铜箔层由多块相互独立的铜箔片构成；每块所述铜箔上分别设置有第二芯片。
2.如权利要求1所述的一种基于通用ESOP8引线框架的多芯片封装结构，其特征在于，所述绝缘基材层采用多孔点胶方式进行点胶贴装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620269638.XU CN206098383U (zh) | 2016-04-01 | 2016-04-01 | 一种基于通用esop8引线框架的多芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620269638.XU CN206098383U (zh) | 2016-04-01 | 2016-04-01 | 一种基于通用esop8引线框架的多芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206098383U true CN206098383U (zh) | 2017-04-12 |
Family
ID=58470616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620269638.XU Active CN206098383U (zh) | 2016-04-01 | 2016-04-01 | 一种基于通用esop8引线框架的多芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206098383U (zh) |
-
2016
- 2016-04-01 CN CN201620269638.XU patent/CN206098383U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103811430B (zh) | 层叠封装结构及其形成方法 | |
| CN105990265B (zh) | 功率转换电路的封装模块及其制造方法 | |
| CN108172617A (zh) | 一种圆形大尺寸igbt芯片压接封装结构及制造方法 | |
| US20220115299A1 (en) | Chip packaging structure and manufacturing method thereof | |
| CN103794587A (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN218730911U (zh) | 一种内绝缘的双面散热封装结构 | |
| CN205406565U (zh) | 一种csp led | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN207398071U (zh) | 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构 | |
| CN206098383U (zh) | 一种基于通用esop8引线框架的多芯片封装结构 | |
| CN107452723A (zh) | 一种高压大功率碳化硅肖特基整流桥及其制备方法 | |
| CN105990298A (zh) | 一种芯片封装结构及其制备方法 | |
| CN103515333A (zh) | 半导体封装结构 | |
| CN207517664U (zh) | 封装结构及半导体元件 | |
| CN107946269B (zh) | 一种传感芯片的封装结构及其封装方法 | |
| CN206921851U (zh) | 防硫化的led封装结构 | |
| CN202473897U (zh) | 一种系统集成电路封装结构 | |
| CN110164832A (zh) | 大电流半导体功率器件 | |
| CN108183096A (zh) | 封装结构及其制备方法 | |
| CN104934380B (zh) | 一种用于芯片的封装结构 | |
| CN110379784B (zh) | 一种半导体封装结构 | |
| CN208706626U (zh) | 一种半导体晶圆封装结构 | |
| CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 | |
| CN205609510U (zh) | 一种基于单基岛sot23引线框架的多芯片封装结构 | |
| CN202948921U (zh) | 非绝缘型功率模块 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |