CN206003142U

CN206003142U - Rbf神经元电路

Info

Publication number: CN206003142U
Application number: CN201620536189.0U
Authority: CN
Inventors: 魏榕山; 姚诗晖; 杨善志; 陈林城
Original assignee: Fuzhou University
Current assignee: Fuzhou University
Priority date: 2016-06-03
Filing date: 2016-06-03
Publication date: 2017-03-08
Anticipated expiration: 2026-06-03

Abstract

本实用新型提供一种RBF神经元电路，该电路包括第一Gilbert乘法器、第二Gilbert乘法器、开平方根电路、电阻及类高斯函数产生电路；第一Gilbert乘法器、第二Gilbert乘法器的电流输出端分别连接开平方根电路的输入端；开平方根电路的输出端分别连接电阻的一端及类高斯函数产生电路的电流输入端；电阻的另一端接地。通过给定适当的外界偏置电压，可产生一个中心可变、形状可变的二维类高斯函数。本实用新型可集成为专用的神经网络芯片，具有体积小、便携带、可嵌入等优点，可以实现高度的并行计算，克服了软件实现RBF神经元电路模块的体积大、不易携带、不易嵌入、运算速度慢的缺陷。

Description

RBF神经元电路

技术领域

本实用新型涉及一种神经元电路，具体涉及一种RBF神经元电路。

背景技术

RBF(径向基函数，Radial Basic Function)神经网络的理论模型在模式分类、函数逼近等人工智能领域得到了广泛的应用，但目前还主要集中在传统的计算机的软件模拟实现上。RBF神经网络在软件上的实现都是采用通用CPU处理器，不方便嵌入到别的应用系统中去，并且依靠体积巨大的通用计算机系统完成学习运算，不具备便携性。在运算过程中，CPU往往是要等到RBF的神经元一个接一个地计算完之后，再计算总的结果，采用的是串行计算方式，速度较慢。因此，RBF神经网络的软件实现难以满足其在人工智能应用领域高速、便携、可嵌入等方面的要求。

RBF神经网络的硬件实现，可以集成为专用的神经网络芯片，具有体积小、携带方便的特点，容易嵌入到其它系统中实现专用功能。此外，它还可以实现高度的并行计算，克服了在软件上实现RBF神经网络的缺陷。因此，RBF神经网络的硬件实现研究具有重要意义。

发明内容

本实用新型提出了一种RBF神经元的电路，通过给定适当的外界偏置电压，可产生一个中心可变、形状可变的二维类高斯函数。

本实用新型通过以下技术方案实现：一种RBF神经元电路，其特征在于：包括第一Gilbert乘法器、第二Gilbert乘法器、开平方根电路、电阻及类高斯函数产生电路；所述第一Gilbert乘法器、第二Gilbert乘法器的电流输出端分别连接开平方根电路的输入端；开平方根电路的输出端分别连接电阻的一端及类高斯函数产生电路的电流输入端；电阻的另一端接地；所述第一Gilbert乘法器第一输入端为神经元电路的第一输入端V_x，所述第二Gilbert乘法器第一输入端为神经元电路的第二输入端V_y，所述第一Gilbert乘法器第二输入端为神经元电路的第一控制端V_x0，所述第二Gilbert乘法器第二输入端为神经元电路的第二控制端V_y0，类高斯函数的第一输入端为神经元电路的第三控制端V₁，类高斯函数的第二输入端为神经元电路的第四控制端V₂，类高斯函数产生电路为神经元电路的输出I_out，其中V_x0、V_y0用来控制类高斯函数的中心，V₁和V₂用来控制类高斯函数的形状，通过在四个控制端加载适当的偏置电压，产生一个中心可变、形状可变的二维类高斯函数，二维平面上的点的坐标由V_x，V_y输入，对应的类高斯函数值由Io_ut输出。

在本实用新型一实施例中，所述第一Gilbert乘法器、第二Gilbert乘法器均包括第一至第十七晶体管M₁～M₁₇；第一晶体管至第六晶体管M₁～M₆的发射极连接在一起接高电平；第一晶体管M₁的基极接第二晶体管M₂的基极；第一晶体管M₁的集电极接分别接第九晶体管M₉的发射极及第十晶体管M₁₀的发射极；第二晶体管M₂的基极接第二晶体管的集电极；第二晶体管M₂的集电极接第七晶体的管M₇的集电极；第三晶体管M₃的基极接第四晶体管M₄的基极；第三晶体管M₃的基极接第三晶体管M₃的集电极；第三晶体管M₃的集电极接第八晶体管M₈的集电极；第四晶体管M₄的集电极分别接第十一晶体管M₁₁的发射极及第十二晶体管M₁₂的发射极；第五晶体管M₅的基极接第六晶体管M₆的基极；第五晶体管M₅的基极接第五晶体管M₅的集电极；第五晶体管M₅的集电极接第十四晶体管M₁₄的集电极；第六晶体管M₆的集电极分别接第十七晶体管M₁₇的集电极及输出I_out1；第七晶体管M₇的基极接V_w1；第七晶体管M₇的发射极分别接第八晶体管的发射极及第十三晶体管M₁₃的集电极；第八晶体管M₈的基极接V_w2；第九晶体管M₉的基极接第十二晶体管M₁₂的基极；第九晶体管M₉的集电极分别接第十一晶体管M₁₁的集电极及第十五晶体管M₁₅的集电极；第十晶体管M₁₀的基极接第十一晶体管M₁₁的基极；第十晶体管M₁₀的集电极分别接第十二晶体管M₁₂的集电极及第十六晶体管M₁₆的集电极；第九晶体管M₉和第十晶体管M₁₀的基极分别接V_in的正负极；第十三晶体管M₁₃的基极接V_bias；第十四晶体管M₁₄的基极第十五晶体管M₁₅的基极；第十五晶体管M₁₅的基极接其集电极；第十六晶体管M₁₆的基极接第十七管M₁₇基极；第十六晶体管M₁₆的基极接其集电极；第十三至第十七晶体管的发射极连接一起接地。

在本实用新型一实施例中，所述开平方根电路包括第十八至第二十六晶体管M₁₈～M₂₆；所述第十八晶体管M₁₈集电极及第十九晶体管M₁₉基极连接作为开平方根电路输入端I_in；第十八晶体管M₁₈基极分别接第二十六晶体管M₂₆基极、第十九晶体管M₁₉发射极及第二十四晶体管M₂₄集电极；第十九晶体管M₁₉基极接第二十一晶体管M₂₁基极；第二十晶体管M₂₀基极接其集电极；第二十一晶体管M₂₁发射极接第二十晶体管M₂₀集电极；第二十一晶体管M₂₁集电极接第二十二晶体管M₂₂集电极；第二十二晶体管M₂₂基极接第二十三晶体管基极；第十九晶体管M₁₉集电极、第二十二晶体管M₂₂发射极及第二十三晶体管M₂₃发射极连接在一起接高电平；第二十三晶体管M₂₃集电极分别接第二十五晶体管M₂₅集电极及输出I_out2；第二十四晶体管M₂₄基极分别接第二十五晶体管M₂₅基极与输出端V_b；第二十六晶体管M₂₆集电极接输出I_out2；第十八晶体管M₁₈集电极及第二十四第二十六晶体管M₂₄～M₂₆发射极连接在一起接地。

在本实用新型一实施例中，所述类高斯函数产生电路包括第二十七至第五十二晶体管M₂₇～M₅₂；第二十七晶体管M₂₇发射极、第二十八晶体管M₂₈发射极及第三十五至第四十二晶体管M₃₅～M₄₂发射极连接在一起接高电平；所述第二十七晶体管M₂₇基极分别接第二十七晶体管M₂₇的集电极及第二十八晶体管M₂₈基极；第二十七晶体管M₂₇的集电极接第二十九晶体管M₂₉的发射极；第二十八晶体管M₂₈集电极接第三十晶体管M₃₀发射极；第二十九晶体管M₂₉基极分别接第二十九晶体管M₂₉集电极接第三十晶体管M₃₀基极；第二十九晶体管M₂₉集电极接第三十一晶体管M₃₁集电极；第三十晶体管M₃₀集电极接第四十七晶体管M₄₇集电极；第三十一晶体管M₃₁集电极接其基极；第三十一晶体管M₃₁基极分别接第三十一晶体管M₃₁集电极及第三十二晶体管M₃₂基极；第三十一晶体管M₃₁发射极接第三十三M₃₃集电极；第三十二晶体管M₃₂集电极接第三十五M₃₅集电极；第三十二晶体管M₃₂发射极接第三十四晶体管M₃₄集电极；第三十三晶体管M₃₃基极分别接第三十三晶体管M₃₃集电极及第三十四晶体管M₃₄基极；第三十三晶体管M₃₃发射极、第三十四晶体管M₃₄发射极、第五十至第五十二晶体管发射极连接在一起接地；第三十五晶体管M₃₅基极分别连接第三十五晶体管M₃₅集电极、第三十六晶体管M₃₆基极、第四十一晶体管M₄₁基极及第四十二晶体管M₄₂基极；第三十六晶体管M₃₆集电极接第三十七晶体管M₃₇基极；第三十七晶体管M₃₇集电极分别接第四十三晶体管M₄₃集电极及接第四十五晶体管M₄₅集电极；第三十七晶体管M₃₇基极接第三十八晶体管M₃₈基极；第三十八晶体管M₃₈基极、第三十九晶体管M₃₉集电极、第四十二晶体管M₄₂集电极连接在一起接输出I_out3；第三十九晶体管M₃₉基极分别接第四十晶体管M₄₀基极及第四十一晶体管M₄₁集电极；第四十晶体管M₄₀集电极分别接第四十四晶体管M₄₄集电极及第四十六晶体管M₄₆集电极；第四十三晶体管M₄₃基极与第四十六晶体管M₄₆基极一起接输入V_in，第四十三晶体管M₄₃发射极分别接第四十四晶体管M₄₄发射极及第四十八晶体管M₄₈集电极；第四十四晶体管M₄₄基极接V₁；第四十五晶体管M₄₅基极接V₂；第四十五晶体管M₄₅发射极分别接第四十六晶体管M₄₆发射极及第四十九晶体管M₄₉集电极；第四十七晶体管M₄₇基极分别第四十七晶体管M₄₇集电极、第四十八晶体管M₄₈基极、第四十九晶体管M₄₉基极；第四十七晶体管M₄₇发射极接第五十晶体管M₅₀集电极；第四十八晶体管M₄₈集电极接第五十一晶体管M₅₁集电极；第四十九晶体管M₄₉发射极接第五十二晶体管M₅₂集电极；第五十晶体管M₅₀基极分别接第五十晶体管M₅₀集电极、第五十一晶体管M₅₁基极、第五十二晶体管M₅₂基极。

较佳的，所述晶体管为CMOS管。

本实用新型提出了一种RBF神经元的模拟电路实现方案。通过给定适当的外界偏置电压，可产生一个中心可变、形状可变的二维类高斯函数。该RBF神经元电路模块是RBF神经网络电路系统中最重要的基本单元，可用来搭建模式分类器、函数逼近器等神经网络电路。本实用新型可集成为专用的神经网络芯片，具有体积小、方便携带、可嵌入等优点，可以实现高度的并行计算，克服了软件实现RBF神经元电路模块的体积大、不易携带、不易嵌入、运算速度慢的缺陷。本实用新型还可以通过增加Gilbert乘法器数目来产生更高维的类高斯函数，使其用来搭建更复杂的模式分类器、函数逼近器等神经网络电路系统，具有较强的可拓展性。本实用新型凭借其可嵌入性、便携性、高速性、可扩展等优点，有望在模式分类和函数逼近等人工智能领域得到广泛的应用。

附图说明

图1为RBF神经元电路模块的示意图。

图2为RBF神经元电路模块的原理图。

图3为Gilbert乘法器的晶体管级电路图。

图4为开平方根电路的晶体管级电路图。

图5类高斯函数产生电路的晶体管级电路图。

图6类高斯函数产生电路的仿真图。

图7类高斯函数产生电路的仿真波形与理想高斯函数对比图。

具体实施方式

下面结合附图和具体实施方式对本实用新型做进一步说明。

本实用新型提出了一种RBF神经元的模拟电路实现方案，通过给定适当的外界偏置电压，可产生一个中心可变、形状可变的二维类高斯函数。该RBF神经元电路模块是RBF神经网络电路系统中最重要的基本单元，可用来搭建模式分类器、函数逼近器等神经网络电路。本实用新型可以集成为专用的神经网络芯片，其体积小，携带方便，容易嵌入到其它系统中。此外，它还可以实现高度的并行计算，克服了软件实现RBF神经元电路模块的体积大、不易携带、不易嵌入、运算速度慢等缺陷。

本实用新型的Gilbert乘法器，开平方根电路和类高斯函数产生电路这些基本电路单元设计了一个RBF神经元电路模块。如图1所示，该RBF神经元电路模块有两个输入端(V_x，V_y)，一个输出端(I_out)，以及四个控制端(其中(V_x0，V_y0)用来控制类高斯函数的中心，V₁和V₂用来控制类高斯函数的形状)。通过在控制端加载适当的偏置电压，便可产生一个中心可变、形状可变的二维类高斯函数。二维平面上的点的坐标由(V_x，V_y)输入，对应的类高斯函数值由I_out输出。

本实用新型的原理图如图2所示，RBF神经元电路包括第一Gilbert乘法器、第二Gilbert乘法器、开平方根电路、电阻及类高斯函数产生电路；所述第一Gilbert乘法器、第二Gilbert乘法器的电流输出端分别连接开平方根电路的输入端；开平方根电路的输出端分别连接电阻的一端及类高斯函数产生电路的电流输入端；电阻的另一端接地；输入端(V_x，V_y)将二维平面上的点的坐标输入该RBF神经元电路模块；经过两个Gilbert乘法器，分别得到两路信号为I₁＝k(V_x-V_x0)²和I₂＝k(V_y-V_y0)²；两个电流信号相加后通过开平方根电路，得到最后通过类高斯函数产生电路，得到逼近I_out＝Aexp(-((V_x-V_x0)²+(V_y-V_y0)²)/D)(A和D为常数)的类高斯函数形式。

图3为Gilbert乘法器的晶体管级电路图，它在神经网络中被广泛用于实现大规模处理Σ的功能。折叠式Gilbert乘法器的动态范围大、乘法运算的精度高。所述第一Gilbert乘法器、第二Gilbert乘法器均包括第一至第十七晶体管M₁～M₁₇；第一晶体管至第六晶体管M₁～M₆的发射极连接在一起接高电平；第一晶体管M₁的基极接第二晶体管M₂的基极；第一晶体管M₁的集电极接分别接第九晶体管M₉的发射极及第十晶体管M₁₀的发射极；第二晶体管M₂的基极接第二晶体管的集电极；第二晶体管M₂的集电极接第七晶体的管M₇的集电极；第三晶体管M₃的基极接第四晶体管M₄的基极；第三晶体管M₃的基极接第三晶体管M₃的集电极；第三晶体管M₃的集电极接第八晶体管M₈的集电极；第四晶体管M₄的集电极分别接第十一晶体管M₁₁的发射极及第十二晶体管M₁₂的发射极；第五晶体管M₅的基极接第六晶体管M₆的基极；第五晶体管M₅的基极接第五晶体管M₅的集电极；第五晶体管M₅的集电极接第十四晶体管M₁₄的集电极；第六晶体管M₆的集电极分别接第十七晶体管M₁₇的集电极及输出I_out1；第七晶体管M₇的基极接V_w1；第七晶体管M₇的发射极分别接第八晶体管的发射极及第十三晶体管M₁₃的集电极；第八晶体管M₈的基极接V_w2；第九晶体管M₉的基极接第十二晶体管M₁₂的基极；第九晶体管M₉的集电极分别接第十一晶体管M₁₁的集电极及第十五晶体管M₁₅的集电极；第十晶体管M₁₀的基极接第十一晶体管M₁₁的基极；第十晶体管M₁₀的集电极分别接第十二晶体管M₁₂的集电极及第十六晶体管M₁₆的集电极；第九晶体管M₉和第十晶体管M₁₀的基极分别接V_in的正负极；第十三晶体管M₁₃的基极接V_bias(因为是外接电压因此图中未标出)；第十四晶体管M₁₄的基极第十五晶体管M₁₅的基极；第十五晶体管M₁₅的基极接其集电极；第十六晶体管M₁₆的基极接第十七管M₁₇基极；第十六晶体管M₁₆的基极接其集电极；第十三至第十七晶体管的发射极连接一起接地。

开平方根电路的晶体管级电路图如图4所示，其核心部分是由M₁₈，M₁₉，M₂₀以及M₂₁构成的translinear结构，M₂₀管和M₂₁管的宽长比是M₁₈管和M₁₉管的宽长比的4倍，该电路可实现对电流开平方根。具体的在本实用新型一实施例中，所述开平方根电路包括第十八至第二十六晶体管M₁₈～M₂₆；所述第十八晶体管M₁₈集电极及第十九晶体管M₁₉基极连接作为开平方根电路输入端I_in；第十八晶体管M₁₈基极分别接第二十六晶体管M₂₆基极、第十九晶体管M₁₉发射极及第二十四晶体管M₂₄集电极；第十九晶体管M₁₉基极接第二十一晶体管M₂₁基极；第二十晶体管M₂₀基极接其集电极；第二十一晶体管M₂₁发射极接第二十晶体管M₂₀集电极；第二十一晶体管M₂₁集电极接第二十二晶体管M₂₂集电极；第二十二晶体管M₂₂基极接第二十三晶体管基极；第十九晶体管M₁₉集电极、第二十二晶体管M₂₂发射极及第二十三晶体管M₂₃发射极连接在一起接高电平；第二十三晶体管M₂₃集电极分别接第二十五晶体管M₂₅集电极及输出I_out2；第二十四晶体管M₂₄基极分别接第二十五晶体管M₂₅基极与输出端V_b；第二十六晶体管M₂₆集电极接输出I_out2；第十八晶体管M₁₈集电极及第二十四第二十六晶体管M₂₄～M₂₆发射极连接在一起接地。

类高斯函数电路的晶体管级电路图如图5所示，由于CMOS电路难以用来产生精确的高斯函数波形，因此根据差分输入对管的大信号特性同时产生能够逐渐增大和逐渐减小的电流，并利用电流的相加得到一种结构简单、波形可调的类高斯函数电路。所述类高斯函数产生电路包括第二十七至第五十二晶体管M₂₇～M₅₂；第二十七晶体管M₂₇发射极、第二十八晶体管M₂₈发射极及第三十五至第四十二晶体管M₃₅～M₄₂发射极连接在一起接高电平；所述第二十七晶体管M₂₇基极分别接第二十七晶体管M₂₇的集电极及第二十八晶体管M₂₈基极；第二十七晶体管M₂₇的集电极接第二十九晶体管M₂₉的发射极；第二十八晶体管M₂₈集电极接第三十晶体管M₃₀发射极；第二十九晶体管M₂₉基极分别接第二十九晶体管M₂₉集电极接第三十晶体管M₃₀基极；第二十九晶体管M₂₉集电极接第三十一晶体管M₃₁集电极；第三十晶体管M₃₀集电极接第四十七晶体管M₄₇集电极；第三十一晶体管M₃₁集电极接其基极；第三十一晶体管M₃₁基极分别接第三十一晶体管M₃₁集电极及第三十二晶体管M₃₂基极；第三十一晶体管M₃₁发射极接第三十三M₃₃集电极；第三十二晶体管M₃₂集电极接第三十五M₃₅集电极；第三十二晶体管M₃₂发射极接第三十四晶体管M₃₄集电极；第三十三晶体管M₃₃基极分别接第三十三晶体管M₃₃集电极及第三十四晶体管M₃₄基极；第三十三晶体管M₃₃发射极、第三十四晶体管M₃₄发射极、第五十至第五十二晶体管发射极连接在一起接地；第三十五晶体管M₃₅基极分别连接第三十五晶体管M₃₅集电极、第三十六晶体管M₃₆基极、第四十一晶体管M₄₁基极及第四十二晶体管M₄₂基极；第三十六晶体管M₃₆集电极接第三十七晶体管M₃₇基极；第三十七晶体管M₃₇集电极分别接第四十三晶体管M₄₃集电极及接第四十五晶体管M₄₅集电极；第三十七晶体管M₃₇基极接第三十八晶体管M₃₈基极；第三十八晶体管M₃₈基极、第三十九晶体管M₃₉集电极、第四十二晶体管M₄₂集电极连接在一起接输出I_out3；第三十九晶体管M₃₉基极分别接第四十晶体管M₄₀基极及第四十一晶体管M₄₁集电极；第四十晶体管M₄₀集电极分别接第四十四晶体管M₄₄集电极及第四十六晶体管M₄₆集电极；第四十三晶体管M₄₃基极与第四十六晶体管M₄₆基极一起接输入V_in，第四十三晶体管M₄₃发射极分别接第四十四晶体管M₄₄发射极及第四十八晶体管M₄₈集电极；第四十四晶体管M₄₄基极接V₁；第四十五晶体管M₄₅基极接V₂；第四十五晶体管M₄₅发射极分别接第四十六晶体管M₄₆发射极及第四十九晶体管M₄₉集电极；第四十七晶体管M₄₇基极分别第四十七晶体管M₄₇集电极、第四十八晶体管M₄₈基极、第四十九晶体管M₄₉基极；第四十七晶体管M₄₇发射极接第五十晶体管M₅₀集电极；第四十八晶体管M₄₈集电极接第五十一晶体管M₅₁集电极；第四十九晶体管M₄₉发射极接第五十二晶体管M₅₂集电极；第五十晶体管M₅₀基极分别接第五十晶体管M₅₀集电极、第五十一晶体管M₅₁基极、第五十二晶体管M₅₂基极。

该电路的工作方法为：输入端V_x，V_y将二维平面上的点的坐标输入该RBF神经元电路；经过两个Gilbert乘法器，分别得到两路信号为I_out1＝k₀(V_x-V_x0)²和I_out1’＝k₀(V_y-V_y0)²；两个电流信号相加后通过开平方根电路，得到最后通过类高斯函数产生电路，得到逼近I_out＝bexp(-((V_x-V_x0)²+(V_y-V_y0)²)/d)的类高斯函数形式，b和d为常数。

所述晶体管为CMOS管。

在本实用新型一实施例中，Gilbert乘法器包括第一至第十七晶体管M₁～M₁₇，其中第七晶体管M₇和第八晶体管M₈具有相同的宽长比，第九晶体管M₉、第十晶体管M₁₀、第十一晶体管M₁₁和第十二M₁₂具有相同的宽长比，用W表示晶体管沟道宽度，L表示晶体管沟道长度，Co_x表示晶体管单位面积栅氧电容，μ_p和μ_n分别表示空穴和电子的沟道迁移率，则该电路的输出电流为：公式(1)，将V_w1与V_in的正端相连，用V_x表示，将V_w2与V_in的负端相连，用V_x0表示，则可得到：

即I_out1＝k₀(V_x-V_x0)²，其中Gilbert乘法器晶体管尺寸参见表1。

表1

管子名称	宽长比(W/L)	管子名称	宽长比(W/L)
				M₁	60/1	M₁₀	15/1
M₂	60/1	M₁₁	15/1
				M₃	60/1	M₁₂	15/1
M₄	60/1	M₁₃	100/1
				M₅	60/1	M₁₄	40/1
M₆	60/1	M₁₅	40/1
				M₇	5/1	M₁₆	40/1
M₈	5/1	M₁₇	40/1
				M₉	15/1

在本实用新型一实施例中，所述开平方根电路的M₂₀管和M₂₁管的宽长比是M₁₈管和M₁₉管的宽长比的4倍，对输入电流开平方根即开平方根电路的晶体管尺寸参见表2

表2

管子名称	宽长比(W/L)
		M₁₈	25/1
M₁₉	25/1
		M₂₀	50/1
M₂₁	50/1
		M₂₂	100/1
M₂₃	100/1
		M₂₄	30/1
M₂₅	30/1
		M₂₆	25/1

在本实用新型一实施例中，所述类高斯函数产生电路包括第二十七至第五十二晶体管M₂₇～M₅₂，假设第三十六至第四十一晶体管M₃₆～M₄₁具有相同的宽长比，且是第三十五晶体管M₃₅的a倍，第四十二晶体管M₄₂的宽长比是第三十五晶体管M₃₅的c倍，第四十八晶体管M₄₈、第四十九晶体管M₄₉、第五十一晶体管M₅₁、第五十为晶体管M₅₂具有相同的宽长比，并且是第四十七晶体管M₄₇、第五十晶体管M₅₀的a倍，得到输出电流为：

其中Co_x为晶体管单位面积栅氧电容，μ为沟道迁移率，W为晶体管沟道宽度，L为晶体管沟道长度，通过调整两个差分对的输入电压V₁和V₂，调整V_inwc 和V_w，从而调整该电路输出的类高斯函数的形状；所需的特定高斯函数为取一些离散的点，通过CADENCE软件仿真，在公式(2)的指导下调整电路参数，从而使类高斯函数对应的点逼近这些离散的点，最终获得逼近的类高斯函I_out＝bexp(-((V_x-V_x0)²+(V_y-V_y0)²)/d)。

在本实用新型一具体实施例参见图6、图7。

通过调整两个差分对的输入电压V₁和V₂，可以调整V_inwc和V_w，从而调整该电路输出的类高斯函数的形状，如图6所示。

图7为b＝40，d＝0.02时的理想高斯函数和调整得到的类高斯函数，在-0.4～0.4范围内以0.01为步长，对两条曲线取相同的离散点，分别构成向量A和B，在MATLAB软件中利用R²＝(A*B)²/A²*B²可计算得到拟合优度为R²＝0.99775，因此，该电路仿真波形与理想高斯函数能够进行很好的拟合。对于所需的特定高斯函数(b和d为常数)，我们可以取一些离散的点，通过CADENCE软件仿真，在公式(2)的指导下调整电路参数，从而使类高斯函数对应的点逼近这些离散的点，最终获得逼近的类高斯函数。例如，在图7中b＝40，d＝0.02，通过仿真可得类高斯函数产生电路参数为V₁＝-0.13V，V₂＝0.13V，电路晶体管尺寸如表3所示。由以上的基本电路模块构成的RBF神经元电路模块，可以用来产生逼近I_out＝bexp(-((V_x-V_x0)²+(V_y-V_y0)²)/d)(b和d为常数)的类高斯函数。固定V₁和V₂，改变V_x0和V_y0的值，可以产生形状固定，中心可变(为(V_x0，V_y0)的类高斯函数；固定V_x0和V_y0，改变V₁和V₂的值，可以产生中心固定(为(V_x0，V_y0)，形状可变的类高斯函数。

表3

管子名称	宽长比(W/L)	管子名称	宽长比(W/L)	管子名称	宽长比(W/L)
						M₂₇	14/1	M₃₆	100/1	M₄₄	30/1
M₂₈	14/1	M₃₇	100/1	M₄₅	30/1
						M₂₉	14/1	M₃₈	100/1	M₄₆	100/1
M₃₀	14/1	M₃₉	100/1	M₄₇	100/1
						M₃₁	9/1	M₄₀	100/1	M₄₈	100/1
M₃₂	9/1	M₄₁	100/1	M₄₉	100/1
						M₃₃	9/1	M₄₂	100/1	M₅₀	100/1
M₃₄	9/1	M₄₃	30/1	M₅₁	100/1
						M₃₅	100/1	M₄₄	30/1

以上是本实用新型的较佳实施例，凡依本实用新型技术方案所作的改变，所产生的功能作用未超出本实用新型技术方案的范围时，均属于本实用新型的保护范围。

Claims

1.一种RBF神经元电路，其特征在于：包括第一Gilbert乘法器、第二Gilbert乘法器、开平方根电路、电阻及类高斯函数产生电路；所述第一Gilbert乘法器、第二Gilbert乘法器的电流输出端分别连接开平方根电路的输入端；开平方根电路的输出端分别连接电阻的一端及类高斯函数产生电路的电流输入端；电阻的另一端接地；所述第一Gilbert乘法器第一输入端为神经元电路的第一输入端V_x，所述第二Gilbert乘法器第一输入端为神经元电路的第二输入端V_y，所述第一Gilbert乘法器第二输入端为神经元电路的第一控制端V_x0，所述第二Gilbert乘法器第二输入端为神经元电路的第二控制端V_y0，类高斯函数的第一输入端为神经元电路的第三控制端V₁，类高斯函数的第二输入端为神经元电路的第四控制端V₂，类高斯函数产生电路为神经元电路的输出I_out，其中Vx0、V_y0用来控制类高斯函数的中心，V₁和V₂用来控制类高斯函数的形状，通过在四个控制端加载适当的偏置电压，产生一个中心可变、形状可变的二维类高斯函数，二维平面上的点的坐标由V_x，V_y输入，对应的类高斯函数值由I_out输出。

2.根据权利要求1所述的RBF神经元电路，其特征在于：

所述第一Gilbert乘法器、第二Gilbert乘法器均包括第一至第十七晶体管M₁～M₁₇；第一晶体管至第六晶体管M₁～M₆的发射极连接在一起接高电平；第一晶体管M₁的基极接第二晶体管M₂的基极；第一晶体管M₁的集电极接分别接第九晶体管M₉的发射极及第十晶体管M₁₀的发射极；第二晶体管M₂的基极接第二晶体管的集电极；第二晶体管M₂的集电极接第七晶体的管M₇的集电极；第三晶体管M₃的基极接第四晶体管M₄的基极；第三晶体管M₃的基极接第三晶体管M₃的集电极；第三晶体管M₃的集电极接第八晶体管M₈的集电极；第四晶体管M₄的集电极分别接第十一晶体管M₁₁的发射极及第十二晶体管M₁₂的发射极；第五晶体管M₅的基极接第六晶体管M₆的基极；第五晶体管M₅的基极接第五晶体管M₅的集电极；第五晶体管M₅的集电极接第十四晶体管M₁₄的集电极；第六晶体管M₆的集电极分别接第十七晶体管M₁₇的集电极及输出I_out1；第七晶体管M₇的基极接V_w1；第七晶体管M₇的发射极分别接第八晶体管的发射极及第十三晶体管M₁₃的集电极；第八晶体管M₈的基极接V_w2；第九晶体管M₉的基极接第十二晶体管M₁₂的基极；第九晶体管M₉的集电极分别接第十一晶体管M₁₁的集电极及第十五晶体管M₁₅的集电极；第十晶体管M₁₀的基极接第十一晶体管M₁₁的基极；第十晶体管M₁₀的集电极分别接第十二晶体管M₁₂的集电极及第十六晶体管M₁₆的集电极；第九晶体管M₉和第十晶体管M₁₀的基极分别接V_in的正负极；第十三晶体管M₁₃的基极接V_bias；第十四晶体管M₁₄的基极第十五晶体管M₁₅的基极；第十五晶体管M₁₅的基极接其集电极；第十六晶体管M₁₆的基极接第十七管M₁₇基极；

第十六晶体管M₁₆的基极接其集电极；第十三至第十七晶体管的发射极连接一起接地。

3.根据权利要求1所述的RBF神经元电路，其特征在于：所述开平方根电路包括第十八至第二十六晶体管M₁₈～M₂₆；第十八晶体管M₁₈集电极及第十九晶体管M₁₉基极连接作为开平方根电路输入端I_in；第十八晶体管M₁₈基极分别接第二十六晶体管M₂₆基极、第十九晶体管M₁₉发射极及第二十四晶体管M₂₄集电极；第十九晶体管M₁₉基极接第二十一晶体管M₂₁基极；第二十晶体管M₂₀基极接其集电极；第二十一晶体管M₂₁发射极接第二十晶体管M₂₀集电极；第二十一晶体管M₂₁集电极接第二十二晶体管M₂₂集电极；第二十二晶体管M₂₂基极接第二十三晶体管基极；第十九晶体管M₁₉集电极、第二十二晶体管M₂₂发射极及第二十三晶体管M₂₃发射极连接在一起接高电平；第二十三晶体管M₂₃集电极分别接第二十五晶体管M₂₅集电极及输出I_out2；第二十四晶体管M₂₄基极分别接第二十五晶体管M₂₅基极与输出端V_b；第二十六晶体管M₂₆集电极接输出I_out2；第十八晶体管M₁₈集电极及第二十四第二十六晶体管M₂₄～M₂₆发射极连接在一起接地。

4.根据权利要求1所述的RBF神经元电路，其特征在于：所述类高斯函数产生电路包括第二十七至第五十二晶体管M₂₇～M₅₂；第二十七晶体管M₂₇发射极、第二十八晶体管M₂₈发射极及第三十五至第四十二晶体管M₃₅～M₄₂发射极连接在一起接高电平；所述第二十七晶体管M₂₇基极分别接第二十七晶体管M₂₇的集电极及第二十八晶体管M₂₈基极；第二十七晶体管M₂₇的集电极接第二十九晶体管M₂₉的发射极；第二十八晶体管M₂₈集电极接第三十晶体管M₃₀发射极；第二十九晶体管M₂₉基极分别接第二十九晶体管M₂₉集电极接第三十晶体管M₃₀基极；第二十九晶体管M₂₉集电极接第三十一晶体管M₃₁集电极；第三十晶体管M₃₀集电极接第四十七晶体管M₄₇集电极；第三十一晶体管M₃₁集电极接其基极；第三十一晶体管M₃₁基极分别接第三十一晶体管M₃₁集电极及第三十二晶体管M₃₂基极；第三十一晶体管M₃₁发射极接第三十三M₃₃集电极；第三十二晶体管M₃₂集电极接第三十五M₃₅集电极；第三十二晶体管M₃₂发射极接第三十四晶体管M₃₄集电极；第三十三晶体管M₃₃基极分别接第三十三晶体管M₃₃集电极及第三十四晶体管M₃₄基极；第三十三晶体管M₃₃发射极、第三十四晶体管M₃₄发射极、第五十至第五十二晶体管发射极连接在一起接地；第三十五晶体管M₃₅基极分别连接第三十五晶体管M₃₅集电极、第三十六晶体管M₃₆基极、第四十一晶体管M₄₁基极及第四十二晶体管M₄₂基极；第三十六晶体管M₃₆集电极接第三十七晶体管M₃₇基极；第三十七晶体管M₃₇集电极分别接第四十三晶体管M₄₃集电极及接第四十五晶体管M₄₅集电极；第三十七晶体管M₃₇基极接第三十八晶体管M₃₈基极；第三十八晶体管M₃₈基极、第三十九晶体管M₃₉集电极、第四十二晶体管M₄₂集电极连接在一起接输出I_out3；第三十九晶体管M₃₉基极分别接第四十晶体管M₄₀基极及第四十一晶体管M₄₁集电极；第四十晶体管M₄₀集电极分别接第四十四晶体管M₄₄集电极及第四十六晶体管M₄₆集电极；第四十三晶体管M₄₃基极与第四十六晶体管M₄₆基极一起接输入V_in，第四十三晶体管M₄₃发射极分别接第四十四晶体管M₄₄发射极及第四十八晶体管M₄₈集电极；第四十四晶体管M₄₄基极接V₁；第四十五晶体管M₄₅基极接V₂；第四十五晶体管M₄₅发射极分别接第四十六晶体管M₄₆发射极及第四十九晶体管M₄₉集电极；第四十七晶体管M₄₇基极分别第四十七晶体管M₄₇集电极、第四十八晶体管M₄₈基极、第四十九晶体管M₄₉基极；第四十七晶体管M₄₇发射极接第五十晶体管M₅₀集电极；第四十八晶体管M₄₈集电极接第五十一晶体管M₅₁集电极；第四十九晶体管M₄₉发射极接第五十二晶体管M₅₂集电极；第五十晶体管M₅₀基极分别接第五十晶体管M₅₀集电极、第五十一晶体管M₅₁基极、第五十二晶体管M₅₂基极。

5.根据权利要求2-4任一所述的RBF神经元电路，其特征在于：所述晶体管为CMOS管。