CN106067063A - Rbf神经元电路及其工作方法 - Google Patents

Rbf神经元电路及其工作方法 Download PDF

Info

Publication number
CN106067063A
CN106067063A CN201610390709.6A CN201610390709A CN106067063A CN 106067063 A CN106067063 A CN 106067063A CN 201610390709 A CN201610390709 A CN 201610390709A CN 106067063 A CN106067063 A CN 106067063A
Authority
CN
China
Prior art keywords
transistor
colelctor electrode
base stage
meets
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610390709.6A
Other languages
English (en)
Other versions
CN106067063B (zh
Inventor
魏榕山
姚诗晖
刘恋
陈林城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN201610390709.6A priority Critical patent/CN106067063B/zh
Publication of CN106067063A publication Critical patent/CN106067063A/zh
Application granted granted Critical
Publication of CN106067063B publication Critical patent/CN106067063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种RBF神经元电路及其工作方法，该电路包括第一Gilbert乘法器、第二Gilbert乘法器、开平方根电路、电阻及类高斯函数产生电路；第一Gilbert乘法器、第二Gilbert乘法器的电流输出端分别连接开平方根电路的输入端；开平方根电路的输出端分别连接电阻的一端及类高斯函数产生电路的电流输入端；电阻的另一端接地。通过给定适当的外界偏置电压，可产生一个中心可变、形状可变的二维类高斯函数。本发明可集成为专用的神经网络芯片，具有体积小、便携带、可嵌入等优点，可以实现高度的并行计算，克服了软件实现RBF神经元电路模块的体积大、不易携带、不易嵌入、运算速度慢的缺陷。

Description

RBF神经元电路及其工作方法
技术领域
本发明涉及一种神经元电路及其工作方法，具体涉及一种RBF神经元电路及其工作方法。
背景技术
RBF(径向基函数，Radial Basic Function)神经网络的理论模型在模式分类、函数逼近等人工智能领域得到了广泛的应用，但目前还主要集中在传统的计算机的软件模拟实现上。RBF神经网络在软件上的实现都是采用通用CPU处理器，不方便嵌入到别的应用系统中去，并且依靠体积巨大的通用计算机系统完成学习运算，不具备便携性。在运算过程中，CPU往往是要等到RBF的神经元一个接一个地计算完之后，再计算总的结果，采用的是串行计算方式，速度较慢。因此，RBF神经网络的软件实现难以满足其在人工智能应用领域高速、便携、可嵌入等方面的要求。
RBF神经网络的硬件实现，可以集成为专用的神经网络芯片，具有体积小、携带方便的特点，容易嵌入到其它系统中实现专用功能。此外，它还可以实现高度的并行计算，克服了在软件上实现RBF神经网络的缺陷。因此，RBF神经网络的硬件实现研究具有重要意义。
发明内容
本发明提出了一种RBF神经元的电路及其工作方法，通过给定适当的外界偏置电压，可产生一个中心可变、形状可变的二维类高斯函数。
本发明通过以下技术方案实现：一种RBF神经元电路，其特征在于：包括第一Gilbert乘法器、第二Gilbert乘法器、开平方根电路、电阻及类高斯函数产生电路；所述第一Gilbert乘法器、第二Gilbert乘法器的电流输出端分别连接开平方根电路的输入端；开平方根电路的输出端分别连接电阻的一端及类高斯函数产生电路的电流输入端；电阻的另一端接地；所述第一Gilbert乘法器第一输入端为神经元电路的第一输入端Vx，所述第二Gilbert乘法器第一输入端为神经元电路的第二输入端Vy，所述第一Gilbert乘法器第二输入端为神经元电路的第一控制端Vx0，所述第二Gilbert乘法器第二输入端为神经元电路的第二控制端Vy0，类高斯函数的第一输入端为神经元电路的第三控制端V1，类高斯函数的第二输入端为神经元电路的第四控制端V2，类高斯函数产生电路为神经元电路的输出Iout，其中Vx0、Vy0用来控制类高斯函数的中心，V1和V2用来控制类高斯函数的形状，通过在四个控制端加载适当的偏置电压，产生一个中心可变、形状可变的二维类高斯函数，二维平面上的点的坐标由Vx，Vy输入，对应的类高斯函数值由Iout输出。在本发明一实施例中，所述第一Gilbert乘法器、第二Gilbert乘法器均包括第一至第十七晶体管M1～M17；第一晶体管至第六晶体管M1～M6的发射极连接在一起接高电平；第一晶体管M1的基极接第二晶体管M2的基极；第一晶体管M1的集电极接分别接第九晶体管M9的发射极及第十晶体管M10的发射极；第二晶体管M2的基极接第二晶体管的集电极；第二晶体管M2的集电极接第七晶体的管M7的集电极；第三晶体管M3的基极接第四晶体管M4的基极；第三晶体管M3的基极接第三晶体管M3的集电极；第三晶体管M3的集电极接第八晶体管M8的集电极；第四晶体管M4的集电极极分别接第十一晶体管M11的发射极及第十二晶体管M12的发射极；第五晶体管M5的基极接第六晶体管M6的基极；第五晶体管M5的基极接第五晶体管M5的集电极；第五晶体管M5的集电极接第十四晶体管M14的集电极；第六晶体管M6的集电极分别接第十七晶体管M17的集电极及输出Iout1；第七晶体管M7的基极接Vw1；第七晶体管M7的发射极分别接第八晶体管的发射极及第十三晶体管M13的集电极；第八晶体管M8的基极接Vw2；第九晶体管M9的基极接第十二晶体管M12的基极；第九晶体管M9的集电极分别接第十一晶体管M11的集电极及第十五晶体管M15的集电极；第十晶体管M10的基极接第十一晶体管M11的基极；第十晶体管M10的集电极分别接第十二晶体管M12的集电极及第十六晶体管M16的集电极；第九晶体管M9和第十晶体管M10的基极分别接Vin的正负极；第十三晶体管M13的基极接Vbias；第十四晶体管M14的基极第十五晶体管M15的基极；第十五晶体管M15的基极接其集电极；第十六晶体管M16的基极接第十七管M17基极；第十六晶体管M16的基极接其集电极；第十三至第十七晶体管的发射极连接一起接地。
在本发明一实施例中，所述开平方根电路包括第十八至第二十六晶体管M18～M26；所述第十八晶体管M18集电极及第十九晶体管M19基极连接作为开平方根电路输入端Iin；第十八晶体管M18基极分别接第二十六晶体管M26基极、第十九晶体管M19发射极及第二十四晶体管M24集电极；第十九晶体管M19基极接第二十一晶体管M21基极；第二十晶体管M20基极接其集电极；第二十一晶体管M21发射极接第二十晶体管M20集电极；第二十一晶体管M21集电极接第二十二晶体管M22集电极；第二十二晶体管M22基极接第二十三晶体管基极；第十九晶体管M19集电极、第二十二晶体管M22发射极及第二十三晶体管M23发射极连接在一起接高电平；第二十三晶体管M23集电极分别接第二十五晶体管M25集电极及输出Iout2；第二十四晶体管M24基极分别接第二十五晶体管M25基极与输出端Vb；第二十六晶体管M26集电极接输出Iout2；第十八晶体管M18集电极及第二十四第二十六晶体管M24～M26发射极连接在一起接地。
在本发明一实施例中，所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52；第二十七晶体管M27发射极、第二十八晶体管M28发射极及第三十五至第第四十二晶体管M35～M42发射极连接在一起接高电平；所述第二十七晶体管M27基极分别接第二十七晶体管M27的集电极及第二十八晶体管M28基极；第二十七晶体管M27的集电极接第二十九晶体管M29的发射极；第二十八晶体管M28集电极接第三十晶体管M30发射极；第二十九晶体管M29基极分别接第二十九晶体管M29集电极接第三十晶体管M30基极；第二十九晶体管M29集电极接第三十一晶体管M31集电极；第三十晶体管M30集电极接第四十七晶体管M47集电极；第三十一晶体管M31集电极接其基极；第三十一晶体管M31基极分别接第三十一晶体管M31集电极及第三十二晶体管M32基极；第三十一晶体管M31发射极接第三十三M33集电极；第三十二晶体管M32集电极接第三十五M35集电极；第三十二晶体管M32发射极接第三十四晶体管M34集电极；第三十三晶体管M33基极分别接第三十三晶体管M33集电极及第三十四晶体管M34基极；第三十三晶体管M33发射极、第三十四晶体管M34发射极、第五十至第五十二晶体管发射极连接在一起接地；第三十五晶体管M35基极分别连接第三十五晶体管M35集电极、第三十六晶体管M36基极、第四十一晶体管M41基极及第四十二晶体管M42基极；第三十六晶体管M36集电极接第三十七晶体管M37基极；第三十七晶体管M37集电极分别接第四十三晶体管M43集电极及接第四十五晶体管M45集电极；第三十七晶体管M37基极接第三十八晶体管M38基极；第三十八晶体管M38基极、第三十九晶体管M39集电极、第四十二晶体管M42集电极连接在一起接输出Iout3；第三十九晶体管M39基极分别接第四十晶体管M40基极及第四十一晶体管M41集电极；第四十晶体管M40集电极分别接第四十四晶体管M44集电极及第四十六晶体管M46集电极；第四十三晶体管M43基极与第四十六晶体管M46基极一起接输入Vin，第四十三晶体管M43发射极分别接第四十四晶体管M44发射极及第四十八晶体管M48集电极；第四十四晶体管M44基极接V1；第四十五晶体管M45基极接V2；第四十五晶体管M45发射极分别接第四十六晶体管M46发射极及第四十九晶体管M49集电极；第四十七晶体管M47基极分别第四十七晶体管M47集电极、第四十八晶体管M48基极、第四十九晶体管M49基极；第四十七晶体管M47发射极接第五十晶体管M50集电极；第四十八晶体管M48集电极接第五十一晶体管M51集电极；第四十九晶体管M49发射极接第五十二晶体管M52集电极；第五十晶体管M50基极分别接第五十晶体管M50集电极、第五十一晶体管M51基极、第五十二晶体管M52基极。
本发明还提供一种基于权利要求1所述的RBF神经元电路的工作方法，其特征在于：输入端Vx，Vy将二维平面上的点的坐标输入该RBF神经元电路；经过两个Gilbert乘法器，分别得到两路信号为Iout1＝k0(Vx-Vx0)2和Iout1’＝k0(Vy-Vy0)2；k0为一系数；两个电流信号相加后通过开平方根电路，得到最后通过类高斯函数产生电路，得到逼近Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)的类高斯函数形式，b和d为常数。
在本发明一实施例中，Gilbert乘法器包括第一至第十七晶体管M1～M17，其中第七晶体管M7和第八晶体管M8具有相同的宽长比，第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二M12具有相同的宽长比，用W表示晶体管沟道宽度，L表示晶体管沟道长度，Cox表示晶体管单位面积栅氧电容，μp和μn分别表示空穴和电子的沟道迁移率，则该电路的输出电流为：将Vw1与Vin的正端相连，用Vx表示，将Vw2与Vin的负端相连，用Vx0表示，则可得到：
即Iout1＝k0(Vx-Vx0)2，其中
在本发明一实施例中，所述开平方根电路对输入电流开平方根即
在本发明一实施例中，所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52，假设第三十六至第第四十一晶体管M36～M41具有相同的宽长比，且是第三十五晶体管M35的a倍，第四十二晶体管M42的宽长比是第三十五晶体管M35的c倍，第四十八晶体管M48、第四十九晶体管M49、第五十一晶体管M51、第五十为晶体管M52具有相同的宽长比，并且是第四十七晶体管M47、第五十晶体管M50的a倍，得到输出电流为：
其中Vinwc＝Vin-Vw，Cox为晶体管单位面积栅氧电容，μ为沟道迁移率，W为晶体管沟道宽度，L为晶体管沟道长度，通过调整两个差分对的输入电压V1和V2，调整Vinwc和Vw，从而调整该电路输出的类高斯函数的形状；所需的特定高斯函数为取一些离散的点，通过CADENCE软件仿真，在公式(2)的指导下调整电路参数，从而使类高斯函数对应的点逼近这些离散的点，最终获得逼近的类高斯函Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)。
本发明提出了一种RBF神经元的模拟电路实现方案。通过给定适当的外界偏置电压，可产生一个中心可变、形状可变的二维类高斯函数。该RBF神经元电路模块是RBF神经网络电路系统中最重要的基本单元，可用来搭建模式分类器、函数逼近器等神经网络电路。本发明可集成为专用的神经网络芯片，具有体积小、方便携带、可嵌入等优点，可以实现高度的并行计算，克服了软件实现RBF神经元电路模块的体积大、不易携带、不易嵌入、运算速度慢的缺陷。本发明还可以通过增加Gilbert乘法器数目来产生更高维的类高斯函数，使其用来搭建更复杂的模式分类器、函数逼近器等神经网络电路系统，具有较强的可拓展性。本发明凭借其可嵌入性、便携性、高速性、可扩展等优点，有望在模式分类和函数逼近等人工智能领域得到广泛的应用。
附图说明
图1为RBF神经元电路模块的示意图。
图2为RBF神经元电路模块的原理图。
图3为Gilbert乘法器的晶体管级电路图。
图4为开平方根电路的晶体管级电路图。
图5类高斯函数产生电路的晶体管级电路图。
图6类高斯函数产生电路的仿真图。
图7类高斯函数产生电路的仿真波形与理想高斯函数对比图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步说明。
本发明提出了一种RBF神经元的模拟电路实现方案，通过给定适当的外界偏置电压，可产生一个中心可变、形状可变的二维类高斯函数。该RBF神经元电路模块是RBF神经网络电路系统中最重要的基本单元，可用来搭建模式分类器、函数逼近器等神经网络电路。本发明可以集成为专用的神经网络芯片，其体积小，携带方便，容易嵌入到其它系统中。此外，它还可以实现高度的并行计算，克服了软件实现RBF神经元电路模块的体积大、不易携带、不易嵌入、运算速度慢等缺陷。
本发明利用Gilbert乘法器，开平方根电路和类高斯函数产生电路这些基本电路单元设计了一个RBF神经元电路模块。如图1所示，该RBF神经元电路模块有两个输入端(Vx，Vy)，一个输出端(Iout)，以及四个控制端(其中(Vx0，Vy0)用来控制类高斯函数的中心，V1和V2用来控制类高斯函数的形状)。通过在控制端加载适当的偏置电压，便可产生一个中心可变、形状可变的二维类高斯函数。二维平面上的点的坐标由(Vx，Vy)输入，对应的类高斯函数值由Iout输出。
本发明的原理图如图2所示，RBF神经元电路包括第一Gilbert乘法器、第二Gilbert乘法器、开平方根电路、电阻及类高斯函数产生电路；所述第一Gilbert乘法器、第二Gilbert乘法器的电流输出端分别连接开平方根电路的输入端；开平方根电路的输出端分别连接电阻的一端及类高斯函数产生电路的电流输入端；电阻的另一端接地；输入端(Vx，Vy)将二维平面上的点的坐标输入该RBF神经元电路模块；经过两个Gilbert乘法器，分别得到两路信号为I1＝k(Vx-Vx0)2和I2＝k0(Vy-Vy0)2；两个电流信号相加后通过开平方根电路，得到最后通过类高斯函数产生电路，得到逼近Iout＝Aexp(-((Vx-Vx0)2+(Vy-Vy0)2)/D)(A和D为常数)的类高斯函数形式。
图3为Gilbert乘法器的晶体管级电路图，它在神经网络中被广泛用于实现大规模处理Σ的功能。折叠式Gilbert乘法器的动态范围大、乘法运算的精度高。所述第一Gilbert乘法器、第二Gilbert乘法器均包括第一至第十七晶体管M1～M17；第一晶体管至第六晶体管M1～M6的发射极连接在一起接高电平；第一晶体管M1的基极接第二晶体管M2的基极；第一晶体管M1的集电极接分别接第九晶体管M9的发射极及第十晶体管M10的发射极；第二晶体管M2的基极接第二晶体管的集电极；第二晶体管M2的集电极接第七晶体的管M7的集电极；第三晶体管M3的基极接第四晶体管M4的基极；第三晶体管M3的基极接第三晶体管M3的集电极；第三晶体管M3的集电极接第八晶体管M8的集电极；第四晶体管M4的集电极极分别接第十一晶体管M11的发射极及第十二晶体管M12的发射极；第五晶体管M5的基极接第六晶体管M6的基极；第五晶体管M5的基极接第五晶体管M5的集电极；第五晶体管M5的集电极接第十四晶体管M14的集电极；第六晶体管M6的集电极分别接第十七晶体管M17的集电极及输出Iout1；第七晶体管M7的基极接Vw1；第七晶体管M7的发射极分别接第八晶体管的发射极及第十三晶体管M13的集电极；第八晶体管M8的基极接Vw2；第九晶体管M9的基极接第十二晶体管M12的基极；第九晶体管M9的集电极分别接第十一晶体管M11的集电极及第十五晶体管M15的集电极；第十晶体管M10的基极接第十一晶体管M11的基极；第十晶体管M10的集电极分别接第十二晶体管M12的集电极及第十六晶体管M16的集电极；第九晶体管M9和第十晶体管M10的基极分别接Vin的正负极；第十三晶体管M13的基极接Vbias(因为是外接电压因此图中未标出)；第十四晶体管M14的基极第十五晶体管M15的基极；第十五晶体管M15的基极接其集电极；第十六晶体管M16的基极接第十七管M17基极；第十六晶体管M16的基极接其集电极；第十三至第十七晶体管的发射极连接一起接地。
开平方根电路的晶体管级电路图如图4所示，其核心部分是由M18，M19，M20以及M21构成的translinear结构，M20管和M21管的宽长比是M18管和M19管的宽长比的4倍，该电路可实现对电流开平方根。具体的在本发明一实施例中，所述开平方根电路包括第十八至第二十六晶体管M18～M26；所述第十八晶体管M18集电极及第十九晶体管M19基极连接作为开平方根电路输入端Iin；第十八晶体管M18基极分别接第二十六晶体管M26基极、第十九晶体管M19发射极及第二十四晶体管M24集电极；第十九晶体管M19基极接第二十一晶体管M21基极；第二十晶体管M20基极接其集电极；第二十一晶体管M21发射极接第二十晶体管M20集电极；第二十一晶体管M21集电极接第二十二晶体管M22集电极；第二十二晶体管M22基极接第二十三晶体管基极；第十九晶体管M19集电极、第二十二晶体管M22发射极及第二十三晶体管M23发射极连接在一起接高电平；第二十三晶体管M23集电极分别接第二十五晶体管M25集电极及输出Iout2；第二十四晶体管M24基极分别接第二十五晶体管M25基极与输出端Vb；第二十六晶体管M26集电极接输出Iout2；第十八晶体管M18集电极及第二十四第二十六晶体管M24～M26发射极连接在一起接地。
类高斯函数电路的晶体管级电路图如图5所示，由于CMOS电路难以用来产生精确的高斯函数波形，因此根据差分输入对管的大信号特性同时产生能够逐渐增大和逐渐减小的电流，并利用电流的相加得到一种结构简单、波形可调的类高斯函数电路。所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52；第二十七晶体管M27发射极、第二十八晶体管M28发射极及第三十五至第第四十二晶体管M35～M42发射极连接在一起接高电平；所述第二十七晶体管M27基极分别接第二十七晶体管M27的集电极及第二十八晶体管M28基极；第二十七晶体管M27的集电极接第二十九晶体管M29的发射极；第二十八晶体管M28集电极接第三十晶体管M30发射极；第二十九晶体管M29基极分别接第二十九晶体管M29集电极接第三十晶体管M30基极；第二十九晶体管M29集电极接第三十一晶体管M31集电极；第三十晶体管M30集电极接第四十七晶体管M47集电极；第三十一晶体管M31集电极接其基极；第三十一晶体管M31基极分别接第三十一晶体管M31集电极及第三十二晶体管M32基极；第三十一晶体管M31发射极接第三十三M33集电极；第三十二晶体管M32集电极接第三十五M35集电极；第三十二晶体管M32发射极接第三十四晶体管M34集电极；第三十三晶体管M33基极分别接第三十三晶体管M33集电极及第三十四晶体管M34基极；第三十三晶体管M33发射极、第三十四晶体管M34发射极、第五十至第五十二晶体管发射极连接在一起接地；第三十五晶体管M35基极分别连接第三十五晶体管M35集电极、第三十六晶体管M36基极、第四十一晶体管M41基极及第四十二晶体管M42基极；第三十六晶体管M36集电极接第三十七晶体管M37基极；第三十七晶体管M37集电极分别接第四十三晶体管M43集电极及接第四十五晶体管M45集电极；第三十七晶体管M37基极接第三十八晶体管M38基极；第三十八晶体管M38基极、第三十九晶体管M39集电极、第四十二晶体管M42集电极连接在一起接输出Iout3；第三十九晶体管M39基极分别接第四十晶体管M40基极及第四十一晶体管M41集电极；第四十晶体管M40集电极分别接第四十四晶体管M44集电极及第四十六晶体管M46集电极；第四十三晶体管M43基极与第四十六晶体管M46基极一起接输入Vin，第四十三晶体管M43发射极分别接第四十四晶体管M44发射极及第四十八晶体管M48集电极；第四十四晶体管M44基极接V1；第四十五晶体管M45基极接V2；第四十五晶体管M45发射极分别接第四十六晶体管M46发射极及第四十九晶体管M49集电极；第四十七晶体管M47基极分别第四十七晶体管M47集电极、第四十八晶体管M48基极、第四十九晶体管M49基极；第四十七晶体管M47发射极接第五十晶体管M50集电极；第四十八晶体管M48集电极接第五十一晶体管M51集电极；第四十九晶体管M49发射极接第五十二晶体管M52集电极；第五十晶体管M50基极分别接第五十晶体管M50集电极、第五十一晶体管M51基极、第五十二晶体管M52基极。
该电路的工作方法为：输入端Vx，Vy将二维平面上的点的坐标输入该RBF神经元电路；经过两个Gilbert乘法器，分别得到两路信号为Iout1＝k0(Vx-Vx0)2和Iout1’＝k0(Vy-Vy0)2；两个电流信号相加后通过开平方根电路，得到最后通过类高斯函数产生电路，得到逼近Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)的类高斯函数形式，b和d为常数。
在本发明一实施例中，Gilbert乘法器包括第一至第十七晶体管M1～M17，其中第七晶体管M7和第八晶体管M8具有相同的宽长比，第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二M12具有相同的宽长比，用W表示晶体管沟道宽度，L表示晶体管沟道长度，Cox表示晶体管单位面积栅氧电容，μp和μn分别表示空穴和电子的沟道迁移率，则该电路的输出电流为：将Vw1与Vin的正端相连，用Vx表示，将Vw2与Vin的负端相连，用Vx0表示，则可得到：
即Iout1＝k0(Vx-Vx0)2，其中Gilbert乘法器晶体管尺寸参见表1。
表1
管子名称 宽长比(W/L) 管子名称 宽长比(W/L)
M1 60/1 M10 15/1
M2 60/1 M11 15/1
M3 60/1 M12 15/1
M4 60/1 M13 100/1
M5 60/1 M14 40/1
M6 60/1 M15 40/1
M7 5/1 M16 40/1
M8 5/1 M17 40/1
M9 15/1
在本发明一实施例中，所述开平方根电路的M20管和M21管的宽长比是M18管和M19管的宽长比的4倍，对输入电流开平方根即开平方根电路的晶体管尺寸参见表2。
表2
管子名称 宽长比(W/L)
M18 25/1
M19 25/1
M20 50/1
M21 50/1
M22 100/1
M23 100/1
M24 30/1
M25 30/1
M26 25/1
在本发明一实施例中，所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52，假设第三十六至第第四十一晶体管M36～M41具有相同的宽长比，且是第三十五晶体管M35的a倍，第四十二晶体管M42的宽长比是第三十五晶体管M35的c倍，第四十八晶体管M48、第四十九晶体管M49、第五十一晶体管M51、第五十为晶体管M52具有相同的宽长比，并且是第四十七晶体管M47、第五十晶体管M50的a倍，得到输出电流为：
其中Vinwc＝Vin-Vw，Cox为晶体管单位面积栅氧电容，μ为沟道迁移率，W为晶体管沟道宽度，L为晶体管沟道长度，通过调整两个差分对的输入电压V1和V2，调整Vinwc和Vw，从而调整该电路输出的类高斯函数的形状；所需的特定高斯函数为取一些离散的点，通过CADENCE软件仿真，在公式(2)的指导下调整电路参数，从而使类高斯函数对应的点逼近这些离散的点，最终获得逼近的类高斯函Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)。
通过调整两个差分对的输入电压V1和V2，可以调整Vinwc和Vw，从而调整该电路输出的类高斯函数的形状，如图6所示。图7为b＝40，d＝0.02时的理想高斯函数和调整得到的类高斯函数，在-0.4～0.4范围内以0.01为步长，对两条曲线取相同的离散点，分别构成向量A和B，在MATLAB软件中利用R2＝(A*B)2/A2*B2可计算得到拟合优度为R2＝0.99775，因此，该电路仿真波形与理想高斯函数能够进行很好的拟合。对于所需的特定高斯函数(b和d为常数)，我们可以取一些离散的点，通过CADENCE软件仿真，在公式(2)的指导下调整电路参数，从而使类高斯函数对应的点逼近这些离散的点，最终获得逼近的类高斯函数。例如，在图7中b＝40，d＝0.02，通过仿真可得类高斯函数产生电路参数为V1＝-0.13V，V2＝0.13V，电路晶体管尺寸如表3所示。由以上的基本电路模块构成的RBF神经元电路模块，可以用来产生逼近Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)(b和d为常数)的类高斯函数。固定V1和V2，改变Vx0和Vy0的值，可以产生形状固定，中心可变(为(Vx0，Vy0)的类高斯函数；固定Vx0和Vy0，改变V1和V2的值，可以产生中心固定(为(Vx0，Vy0)，形状可变的类高斯函数。
表3
管子名称 宽长比(W/L) 管子名称 宽长比(W/L) 管子名称 宽长比(W/L)
M27 14/1 M36 100/1 M44 30/1
M28 14/1 M37 100/1 M45 30/1
M29 14/1 M38 100/1 M46 100/1
M30 14/1 M39 100/1 M47 100/1
M31 9/1 M40 100/1 M48 100/1
M32 9/1 M41 100/1 M49 100/1
M33 9/1 M42 100/1 M50 100/1
M34 9/1 M43 30/1 M51 100/1
M35 100/1 M 44 30/1
以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。

Claims (8)

1.一种RBF神经元电路，其特征在于：包括第一Gilbert乘法器、第二Gilbert乘法器、开平方根电路、电阻及类高斯函数产生电路；所述第一Gilbert乘法器、第二Gilbert乘法器的电流输出端分别连接开平方根电路的输入端；开平方根电路的输出端分别连接电阻的一端及类高斯函数产生电路的电流输入端；电阻的另一端接地；所述第一Gilbert乘法器第一输入端为神经元电路的第一输入端Vx，所述第二Gilbert乘法器第一输入端为神经元电路的第二输入端Vy，所述第一Gilbert乘法器第二输入端为神经元电路的第一控制端Vx0，所述第二Gilbert乘法器第二输入端为神经元电路的第二控制端Vy0，类高斯函数的第一输入端为神经元电路的第三控制端V1，类高斯函数的第二输入端为神经元电路的第四控制端V2，类高斯函数产生电路为神经元电路的输出Iout，其中Vx0、Vy0用来控制类高斯函数的中心，V1和V2用来控制类高斯函数的形状，通过在四个控制端加载适当的偏置电压，产生一个中心可变、形状可变的二维类高斯函数，二维平面上的点的坐标由Vx，Vy输入，对应的类高斯函数值由Iout输出。
2.根据权利要求1所述的RBF神经元电路，其特征在于：所述第一Gilbert乘法器、第二Gilbert乘法器均包括第一至第十七晶体管M1～M17；第一晶体管至第六晶体管M1～M6的发射极连接在一起接高电平；第一晶体管M1的基极接第二晶体管M2的基极；第一晶体管M1的集电极接分别接第九晶体管M9的发射极及第十晶体管M10的发射极；第二晶体管M2的基极接第二晶体管的集电极；第二晶体管M2的集电极接第七晶体的管M7的集电极；第三晶体管M3的基极接第四晶体管M4的基极；第三晶体管M3的基极接第三晶体管M3的集电极；第三晶体管M3的集电极接第八晶体管M8的集电极；第四晶体管M4的集电极极分别接第十一晶体管M11的发射极及第十二晶体管M12的发射极；第五晶体管M5的基极接第六晶体管M6的基极；第五晶体管M5的基极接第五晶体管M5的集电极；第五晶体管M5的集电极接第十四晶体管M14的集电极；第六晶体管M6的集电极分别接第十七晶体管M17的集电极及输出Iout1；第七晶体管M7的基极接Vw1；第七晶体管M7的发射极分别接第八晶体管的发射极及第十三晶体管M13的集电极；第八晶体管M8的基极接Vw2；第九晶体管M9的基极接第十二晶体管M12的基极；第九晶体管M9的集电极分别接第十一晶体管M11的集电极及第十五晶体管M15的集电极；第十晶体管M10的基极接第十一晶体管M11的基极；第十晶体管M10的集电极分别接第十二晶体管M12的集电极及第十六晶体管M16的集电极；第九晶体管M9和第十晶体管M10的基极分别接Vin的正负极；第十三晶体管M13的基极接偏置电压Vbias；第十四晶体管M14的基极第十五晶体管M15的基极；第十五晶体管M15的基极接其集电极；第十六晶体管M16的基极接第十七管M17基极；第十六晶体管M16的基极接其集电极；第十三至第十七晶体管的发射极连接一起接地。
3.根据权利要求1所述的RBF神经元电路，其特征在于：所述开平方根电路包括第十八至第二十六晶体管M18～M26；所述第十八晶体管M18集电极及第十九晶体管M19基极连接作为开平方根电路输入端Iin；第十八晶体管M18基极分别接第二十六晶体管M26基极、第十九晶体管M19发射极及第二十四晶体管M24集电极；第十九晶体管M19基极接第二十一晶体管M21基极；第二十晶体管M20基极接其集电极；第二十一晶体管M21发射极接第二十晶体管M20集电极；第二十一晶体管M21集电极接第二十二晶体管M22集电极；第二十二晶体管M22基极接第二十三晶体管基极；第十九晶体管M19集电极、第二十二晶体管M22发射极及第二十三晶体管M23发射极连接在一起接高电平；第二十三晶体管M23集电极分别接第二十五晶体管M25集电极及输出Iout2；第二十四晶体管M24基极分别接第二十五晶体管M25基极与输出端Vb；第二十六晶体管M26集电极接输出Iout2；第十八晶体管M18集电极及第二十四第二十六晶体管M24～M26发射极连接在一起接地。
4.根据权利要求1所述的RBF神经元电路，其特征在于：所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52；第二十七晶体管M27发射极、第二十八晶体管M28发射极及第三十五至第第四十二晶体管M35～M42发射极连接在一起接高电平；所述第二十七晶体管M27基极分别接第二十七晶体管M27的集电极及第二十八晶体管M28基极；第二十七晶体管M27的集电极接第二十九晶体管M29的发射极；第二十八晶体管M28集电极接第三十晶体管M30发射极；第二十九晶体管M29基极分别接第二十九晶体管M29集电极接第三十晶体管M30基极；第二十九晶体管M29集电极接第三十一晶体管M31集电极；第三十晶体管M30集电极接第四十七晶体管M47集电极；第三十一晶体管M31集电极接其基极；第三十一晶体管M31基极分别接第三十一晶体管M31集电极及第三十二晶体管M32基极；第三十一晶体管M31发射极接第三十三M33集电极；第三十二晶体管M32集电极接第三十五M35集电极；第三十二晶体管M32发射极接第三十四晶体管M34集电极；第三十三晶体管M33基极分别接第三十三晶体管M33集电极及第三十四晶体管M34基极；第三十三晶体管M33发射极、第三十四晶体管M34发射极、第五十至第五十二晶体管发射极连接在一起接地；第三十五晶体管M35基极分别连接第三十五晶体管M35集电极、第三十六晶体管M36基极、第四十一晶体管M41基极及第四十二晶体管M42基极；第三十六晶体管M36集电极接第三十七晶体管M37基极；第三十七晶体管M37集电极分别接第四十三晶体管M43集电极及接第四十五晶体管M45集电极；第三十七晶体管M37基极接第三十八晶体管M38基极；第三十八晶体管M38基极、第三十九晶体管M39集电极、第四十二晶体管M42集电极连接在一起接输出Iout3；第三十九晶体管M39基极分别接第四十晶体管M40基极及第四十一晶体管M41集电极；第四十晶体管M40集电极分别接第四十四晶体管M44集电极及第四十六晶体管M46集电极；第四十三晶体管M43基极与第四十六晶体管M46基极一起接输入Vin，第四十三晶体管M43发射极分别接第四十四晶体管M44发射极及第四十八晶体管M48集电极；第四十四晶体管M44基极接V1；第四十五晶体管M45基极接V2；第四十五晶体管M45发射极分别接第四十六晶体管M46发射极及第四十九晶体管M49集电极；第四十七晶体管M47基极分别第四十七晶体管M47集电极、第四十八晶体管M48基极、第四十九晶体管M49基极；第四十七晶体管M47发射极接第五十晶体管M50集电极；第四十八晶体管M48集电极接第五十一晶体管M51集电极；第四十九晶体管M49发射极接第五十二晶体管M52集电极；第五十晶体管M50基极分别接第五十晶体管M50集电极、第五十一晶体管M51基极、第五十二晶体管M52基极。
5.一种基于权利要求1所述的RBF神经元电路的工作方法，其特征在于：输入端Vx，Vy将二维平面上的点的坐标输入该RBF神经元电路；经过两个Gilbert乘法器，分别得到两路信号为Iout1＝k0(Vx-Vx0)2和Iout1’＝k0(Vy-Vy0)2；k0为一系数；两个电流信号相加后通过开平方根电路，得到最后通过类高斯函数产生电路，得到逼近Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)的类高斯函数形式，b和d为常数。
6.根据权利要求5所述的RBF神经元电路的工作方法，其特征在于：Gilbert乘法器包括第一至第十七晶体管M1～M17，其中第七晶体管M7和第八晶体管M8具有相同的宽长比，第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二M12具有相同的宽长比，用W表示晶体管沟道宽度，L表示晶体管沟道长度，Cox表示晶体管单位面积栅氧电容，μp和μn分别表示空穴和电子的沟道迁移率，则该电路的输出电流为：
将Vw1与Vin的正端相连，用Vx表示，将Vw2与Vin的负端相连，用Vx0表示，则可得到：
即Iout1＝k0(Vx-Vx0)2，其中
7.根据权利要求6所述的RBF神经元电路的工作方法，其特征在于：所述开平方根电路对输入电流开平方根即
8.根据权利要求5所述的RBF神经元电路的工作方法，其特征在于：所述类高斯函数产生电路包括第二十七至第五十二晶体管M27～M52，假设第三十六至第第四十一晶体管M36～M41具有相同的宽长比，且是第三十五晶体管M35的a倍，第四十二晶体管M42的宽长比是第三十五晶体管M35的c倍，第四十八晶体管M48、第四十九晶体管M49、第五十一晶体管M51、第五十为晶体管M52具有相同的宽长比，并且是第四十七晶体管M47、第五十晶体管M50的a倍，得到输出电流为：
其中Vinwc＝Vin-Vw，Cox为晶体管单位面积栅氧电容，μ为沟道迁移率，W为晶体管沟道宽度，L为晶体管沟道长度，通过调整两个差分对的输入电压V1和V2，调整Vinwc和Vw，从而调整该电路输出的类高斯函数的形状；所需的特定高斯函数为取一些离散的点；通过CADENCE软件仿真，在公式(2)的指导下调整电路参数，从而使类高斯函数对应的点逼近这些离散的点，最终获得逼近的类高斯函Iout＝bexp(-((Vx-Vx0)2+(Vy-Vy0)2)/d)。
CN201610390709.6A 2016-06-03 2016-06-03 Rbf神经元电路及其工作方法 Active CN106067063B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610390709.6A CN106067063B (zh) 2016-06-03 2016-06-03 Rbf神经元电路及其工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610390709.6A CN106067063B (zh) 2016-06-03 2016-06-03 Rbf神经元电路及其工作方法

Publications (2)

Publication Number Publication Date
CN106067063A true CN106067063A (zh) 2016-11-02
CN106067063B CN106067063B (zh) 2018-12-25

Family

ID=57420366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610390709.6A Active CN106067063B (zh) 2016-06-03 2016-06-03 Rbf神经元电路及其工作方法

Country Status (1)

Country Link
CN (1) CN106067063B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106682732A (zh) * 2016-12-14 2017-05-17 浙江大学 一种应用于神经网络的高斯误差函数电路
CN107730588A (zh) * 2017-10-10 2018-02-23 西安邮电大学 用于图形处理的直角三角形斜边边长快速获取方法和电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040002928A1 (en) * 2002-06-27 2004-01-01 Industrial Technology Research Institute Pattern recognition method for reducing classification errors
US20100079188A1 (en) * 2008-09-30 2010-04-01 Georgia Tech Research Corporation Systems and methods for providing programmable analog classifiers
CN102096844A (zh) * 2011-03-07 2011-06-15 哈尔滨工业大学 基于fpga的rbf函数计算模块
CN206003142U (zh) * 2016-06-03 2017-03-08 福州大学 Rbf神经元电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040002928A1 (en) * 2002-06-27 2004-01-01 Industrial Technology Research Institute Pattern recognition method for reducing classification errors
US20100079188A1 (en) * 2008-09-30 2010-04-01 Georgia Tech Research Corporation Systems and methods for providing programmable analog classifiers
CN102096844A (zh) * 2011-03-07 2011-06-15 哈尔滨工业大学 基于fpga的rbf函数计算模块
CN206003142U (zh) * 2016-06-03 2017-03-08 福州大学 Rbf神经元电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
周伟雄等: "模拟神经元电路实现研究现状与进展", 《固体电子学研究与进展》 *
贺静: "基于CMOS模拟技术的多种前馈人工神经网络硬件的研究与实现", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106682732A (zh) * 2016-12-14 2017-05-17 浙江大学 一种应用于神经网络的高斯误差函数电路
CN106682732B (zh) * 2016-12-14 2019-03-29 浙江大学 一种应用于神经网络的高斯误差函数电路
CN107730588A (zh) * 2017-10-10 2018-02-23 西安邮电大学 用于图形处理的直角三角形斜边边长快速获取方法和电路

Also Published As

Publication number Publication date
CN106067063B (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
CN107464210A (zh) 一种基于生成式对抗网络的图像风格迁移方法
CN106067063A (zh) Rbf神经元电路及其工作方法
CN101833602B (zh) 一种硅太阳能电池工程用数学模型的建模方法
CN104901674B (zh) 电流模式四象限cmos模拟乘法电路
CN104036095A (zh) 基于区域分解的耦合高精度复杂外形流场快速算法
CN108733126A (zh) 基于Bezier多项式的光伏阵列最大功率跟踪方法
CN206003142U (zh) Rbf神经元电路
CN205788258U (zh) 基于rbf的函数逼近器
CN108509704B (zh) 一种分数阶忆感器的等效电路
CN104764987B (zh) 一种电力电子开关器件igbt高频模型寄生参数的获取方法
CN105976024B (zh) 基于rbf的模式分类器及其工作方法
CN106067064B (zh) 基于rbf的函数逼近器系统
CN206480025U (zh) 基于rbf的模式分类器
CN205566248U (zh) 一种自带温度和工艺角校准的环形振荡器电路
CN206282337U (zh) 脉冲神经电路
CN115471917B (zh) 手势探测识别系统及方法
Hingu et al. FPGA acceleration of a real-time neural network controller for solar inverter
Venkateswarlu et al. Modeling and parameter extraction of pv modules using genetic algorithms and differential evaluation
CN110336288A (zh) 基于矩阵运算提取雅可比元素的配电网三相潮流计算方法
Chen et al. Efficient sigmoid function for neural networks based FPGA design
CN206041933U (zh) 一种大型地面光伏电站发电性能现场检测模块校准系统
Prokopenko et al. The reconfigurable radiation-hardened differential difference operational amplifier and its main connection circuits in sensor systems
CN104715084A (zh) 锗硅异质结晶体管的大信号模型方法
CN206711075U (zh) 一种四象限模拟除法器
Hingu et al. Accelerating FPGA Implementation of Neural Network Controllers via 32-bit Fixed-Point Design for Real-Time Control

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant