CN205984941U - 一种使用高耐湿性肖特基势垒芯片的功率二极管 - Google Patents
一种使用高耐湿性肖特基势垒芯片的功率二极管 Download PDFInfo
- Publication number
- CN205984941U CN205984941U CN201620910578.5U CN201620910578U CN205984941U CN 205984941 U CN205984941 U CN 205984941U CN 201620910578 U CN201620910578 U CN 201620910578U CN 205984941 U CN205984941 U CN 205984941U
- Authority
- CN
- China
- Prior art keywords
- chip
- diode
- schottky barrier
- layer
- packaging body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种使用高耐湿性肖特基势垒芯片的功率二极管，包括封装体和二极管本体，二极管本体置于封装体内部，二极管本体包括芯片、T型结构的引脚装置、金属触点和引线，引脚装置分别固定在芯片的左右两侧，金属触点分别设在芯片的上下表面，芯片的上表面金属触点通过引线和位于芯片左侧的引脚装置电性连接，芯片的下表面金属触点通过引线和位于芯片右侧的引脚装置电性连接，引脚装置的末端贯穿封装体并延伸至封装体外部，封装体内部填充有环氧树脂。本实用新型的有益效果是：增加高密度介质层，对二极管终端结构中的Si‑SiO界面进行保护，提高抵抗潮湿环境下的可靠性；改进二极管的封装结构，提升二极管承受反向电压的能力，延长二极管寿命。
Description
技术领域
本实用新型涉及二极管技术领域，特别是涉及一种使用高耐湿性肖特基势垒芯片的功率二极管。
背景技术
二极管，用于将交流电转变为直流电的半导体器件。二极管最重要的特性就是单向导电性，在电路中，电流只能从二极管的正极流入，负极流出。二极管的分类有很多种，其中一种是肖特基功率二极管，该类二极管拥有极低的正向导通压降、近乎理想的反向恢复特性、较好的产品一致性，因此受到了市场的广泛认可。随着工作环境的变化，湿潮工作环境严重影响二极管的正常工作，因此在可靠性方面除传统要求外，对该类二极管在湿潮工作环境下正常工作且保持电路元器件寿命也提出了更高的要求。然而，传统肖特基二极管主要注重于低正向导通压降和抗静电能力，近年来对肖特基二极管产品工作温度要求也提高了。然而，肖特基二极管在各种复杂工作环境尤其是高温高湿应用环境下，往往容易出现失效。一般来说，电子元器件的耐湿性能主要由器件的封装工艺来保证，当出现极端高温高湿环境要求时，仅仅提高封装工艺原材料与工艺水平不仅成本高昂而且效果不甚理想。还有，二极管由于结构限制，一般不能承受较高的反向电压，实际使用中避免不了因为各种因素导致较大的反向电压加在二极管上而导致二极管损坏。
发明内容
为了解决上述现有技术存在的问题，本实用新型的目的在于提供一种使用高耐湿性肖特基势垒芯片的功率二极管，通过增加高密度介质层，在器件结构内部提高器件钝化效果，对二极管终端结构中的Si-SiO界面进行保护，防止水汽进入Si-SiO界面和电极金属-肖特基势垒硅化物界面，提高抵抗潮湿环境下的可靠性；通过引入引脚装置的防护层墩头和连接层，改进二极管的封装结构，增强二极管的稳定性，提升二极管承受反向电压的能力，延长二极管寿命。
本实用新型采用的技术方案为：一种使用高耐湿性肖特基势垒芯片的功率二极管，包括封装体和二极管本体，所述二极管本体置于封装体内部，所述二极管本体包括芯片、T型结构的引脚装置、金属触点和引线，所述引脚装置分别固定在芯片的左右两侧，所述金属触点分别设在芯片的上下表面，所述芯片的上表面金属触点通过引线和位于芯片左侧的引脚装置电性连接，所述芯片的下表面金属触点通过引线和位于芯片右侧的引脚装置电性连接，所 述引脚装置的末端贯穿封装体并延伸至封装体外部，所述封装体的内部填充有环氧树脂。
作为优选方式，所述芯片包括N型重掺杂硅衬底，所述N型重掺杂硅衬底的上表面设有N型轻掺杂外延层，所述N型轻掺杂外延层的上表面靠中间部分的左右两侧朝内分别设有P型重掺杂环区，所述P型重掺杂环区的上表面两侧均设有薄氧化层，所述两侧薄氧化层的外侧均设有和薄氧化层形成阶梯状的场氧化层，所述两薄氧化层之间设置有与N型轻掺杂外延层上表面接触的肖特基势垒层，所述场氧化层、薄氧化层、肖特基势垒层的上表面设有正面多层金属层，所述N型重掺杂硅衬底的下表面设有背面多层金属层，所述场氧化层和薄氧化层与正面多层金属层的接触面设有高密度介质层，所述高密度介质层位于薄氧化层内侧的部分覆盖所述P型重掺杂环区的一部分。
作为优选方式，所述引脚装置依次设有引脚、墩头、防护层和连接层。
作为优选方式，所述芯片和引脚装置的连接处通过设置DAF膜固定。
作为优选方式，所述DAF膜设为耐高温绝缘膜，所述DAF膜的厚度设为不大于25μm。
作为优选方式，所述高密度介质层的厚度设为50nm-500nm。
本实用新型的有益效果是：
1、通过增加高密度介质层，在器件结构内部提高器件钝化效果，对二极管终端结构中的Si-SiO界面进行保护，防止水汽进入Si-SiO界面和电极金属-肖特基势垒硅化物界面，提高抵抗潮湿环境下的可靠性；
2、通过引入引脚装置的防护层墩头和连接层，改进二极管的封装结构，增强二极管的稳定性，提升二极管承受反向电压的能力，延长二极管寿命。
附图说明
图1是本实用新型的结构示意图。
图2是本实用新型芯片的结构示意图。
其中：
封装体-1 二极管本体-2 芯片-3
引脚装置-4 金属触点-5 引线-6
DAF膜-7 环氧树脂-8 N型重掺杂硅衬底-31
N型轻掺杂外延层-32 P型重掺杂环区-33 薄氧化层-34
场氧化层-35 肖特基势垒层-36 正面多层金属层-37
背面多层金属层-38 高密度介质层-39 引脚-41
防护层-42 连接层-43 墩头-44
具体实施方式
下面结合附图与实施例对本实用新型的技术方案进行说明。
参照图1和图2所示，一种使用高耐湿性肖特基势垒芯片的功率二极管，包括封装体1和二极管本体2，所述二极管本体2置于封装体1内部，所述二极管本体2包括芯片3、T型结构的引脚装置4、金属触点5和引线6，所述引脚装置4分别固定在芯片3的左右两侧，所述金属触点5分别设在芯片3的上下表面，所述芯片3的上表面金属触点5通过引线6和位于芯片3左侧的引脚装置4电性连接，所述芯片3的下表面金属触点5通过引线6和位于芯片3右侧的引脚装置4电性连接，所述引脚装置4的末端贯穿封装体1并延伸至封装体1外部，所述封装体1的内部填充有环氧树脂8。所述环氧树脂8用于固定封装体和二极管本体2，使其在使用过程中不容易变形，同时增强其耐热性。
所述芯片3包括N型重掺杂硅衬底31，所述N型重掺杂硅衬底31的上表面设有N型轻掺杂外延层32，所述N型轻掺杂外延层32的上表面靠中间部分的左右两侧朝内分别设有P型重掺杂环区33，所述P型重掺杂环区33的上表面两侧均设有薄氧化层34，所述两侧薄氧化层34的外侧均设有和薄氧化层34形成阶梯状的场氧化层35，所述两薄氧化层34之间设置有与N型轻掺杂外延层32上表面接触的肖特基势垒层36，所述场氧化层35、薄氧化34层、肖特基势垒层36的上表面设有正面多层金属层37，所述N型重掺杂硅衬底31的下表面设有背面多层金属层38，所述场氧化层35和薄氧化层34与正面多层金属层的接触面设有高密度介质层39，所述高密度介质层39位于薄氧化层34内侧的部分覆盖所述P型重掺杂环区33的一部分。
所述引脚装置4依次设有引脚41、墩头44、防护层42和连接层43。引脚装置4的顶端增设连接层43和墩头44，加强了引脚装置4和芯片3的稳定性，使其不容易拉断、拉松；在连接层43和墩头44之间设置防护层42，保护二极管在正常工作中不被干扰，降低外部环境对其的影响，增强二极管的稳定性，提升二极管承受反向电压的能力，延长二极管寿命。
所述芯片3和引脚装置4的连接处通过设置DAF膜7固定，免除传统利用点胶工艺固定芯片3和引脚41的步骤，降低操作难度，提升二极管的稳定性。
所述DAF膜7设为耐高温绝缘膜，所述DAF膜7的厚度设为不大于25μm，既保证了二极管本体2的耐热性，同时降低整体封装尺寸。
所述高密度介质层39的厚度设为50nm-500nm。通过增加高密度介质层39，提高芯片3的钝化效果，对二极管终端结构中的Si-SiO界面进行保护，防止水汽进入Si-SiO界面和电 极金属-肖特基势垒硅化物界面，提高抵抗潮湿环境下的可靠性。
上述实施例仅是显示和描述了本实用新型的基本原理、主要特征和优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。
Claims (6)
1.一种使用高耐湿性肖特基势垒芯片的功率二极管，其特征在于：包括封装体(1)和二极管本体(2)，所述二极管本体(2)置于封装体(1)内部，所述二极管本体(2)包括芯片(3)、T型结构的引脚装置(4)、金属触点(5)和引线(6)，所述引脚装置(4)分别固定在芯片(3)的左右两侧，所述金属触点(5)分别设在芯片(3)的上下表面，所述芯片(3)的上表面金属触点(5)通过引线(6)和位于芯片(3)左侧的引脚装置(4)电性连接，所述芯片(3)的下表面金属触点(5)通过引线(6)和位于芯片(3)右侧的引脚装置(4)电性连接，所述引脚装置(4)的末端贯穿封装体(1)并延伸至封装体(1)外部，所述封装体(1)的内部填充有环氧树脂(8)。
2.根据权利要求1所述的一种使用高耐湿性肖特基势垒芯片的功率二极管，其特征在于：所述芯片(3)包括N型重掺杂硅衬底(31)，所述N型重掺杂硅衬底(31)的上表面设有N型轻掺杂外延层(32)，所述N型轻掺杂外延层(32)的上表面靠中间部分的左右两侧朝内分别设有P型重掺杂环区(33)，所述P型重掺杂环区(33)的上表面两侧均设有薄氧化层(34)，所述两侧薄氧化层(34)的外侧均设有和薄氧化层(34)形成阶梯状的场氧化层(35)，所述两薄氧化层(34)之间设置有与N型轻掺杂外延层(32)上表面接触的肖特基势垒层(36)，所述场氧化层(35)、薄氧化层(34)、肖特基势垒层(36)的上表面设有正面多层金属层(37)，所述N型重掺杂硅衬底(31)的下表面设有背面多层金属层(38)，所述场氧化层(35)和薄氧化层(34)与正面多层金属层的接触面设有高密度介质层(39)，所述高密度介质层(39)位于薄氧化层(34)内侧的部分覆盖所述P型重掺杂环区(33)的一部分。
3.根据权利要求1所述的一种使用高耐湿性肖特基势垒芯片的功率二极管，其特征在于：所述引脚装置(4)依次设有引脚(41)、墩头(44)、防护层(42)和连接层(43)。
4.根据权利要求1所述的一种使用高耐湿性肖特基势垒芯片的功率二极管，其特征在于：所述芯片(3)和引脚装置(4)的连接处通过设置DAF膜(7)固定。
5.根据权利要求4所述的一种使用高耐湿性肖特基势垒芯片的功率二极管，其特征在于：所述DAF膜(7)设为耐高温绝缘膜，所述DAF膜(7)的厚度设为不大于25μm。
6.根据权利要求2所述的一种使用高耐湿性肖特基势垒芯片的功率二极管，其特征在于：所述高密度介质层(39)的厚度设为50nm-500nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620910578.5U CN205984941U (zh) | 2016-08-19 | 2016-08-19 | 一种使用高耐湿性肖特基势垒芯片的功率二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620910578.5U CN205984941U (zh) | 2016-08-19 | 2016-08-19 | 一种使用高耐湿性肖特基势垒芯片的功率二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205984941U true CN205984941U (zh) | 2017-02-22 |
Family
ID=58032078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620910578.5U Active CN205984941U (zh) | 2016-08-19 | 2016-08-19 | 一种使用高耐湿性肖特基势垒芯片的功率二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205984941U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113193052A (zh) * | 2021-04-29 | 2021-07-30 | 东莞市佳骏电子科技有限公司 | 一种大导通电流的碳化硅二极管 |
| CN114497234A (zh) * | 2022-01-25 | 2022-05-13 | 先之科半导体科技(东莞)有限公司 | 一种低损耗小体积的肖特基二极管 |
-
2016
- 2016-08-19 CN CN201620910578.5U patent/CN205984941U/zh active Active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113193052A (zh) * | 2021-04-29 | 2021-07-30 | 东莞市佳骏电子科技有限公司 | 一种大导通电流的碳化硅二极管 |
| CN113193052B (zh) * | 2021-04-29 | 2023-02-14 | 东莞市佳骏电子科技有限公司 | 一种大导通电流的碳化硅二极管 |
| CN114497234A (zh) * | 2022-01-25 | 2022-05-13 | 先之科半导体科技(东莞)有限公司 | 一种低损耗小体积的肖特基二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205720615U (zh) | 一种具有补偿线圈的磁电阻传感器 | |
| CN204088299U (zh) | 一种新型sot223-3l封装引线框架 | |
| CN205984941U (zh) | 一种使用高耐湿性肖特基势垒芯片的功率二极管 | |
| CN106449731A (zh) | 一种半导体整流二极管 | |
| CN209029399U (zh) | 太阳能电池 | |
| CN108183139A (zh) | 太阳能电池片 | |
| CN206225350U (zh) | 一种芯片封装结构 | |
| CN206340551U (zh) | 一种瞬态抑制电压二极管器件 | |
| CN208636360U (zh) | 一种电流传感器封装结构 | |
| CN104882419A (zh) | 芯片封装 | |
| CN209658165U (zh) | 贴片式tvs半导体器件 | |
| CN208722884U (zh) | 一种n衬底单向骤回tvs器件 | |
| CN207542240U (zh) | 稳定型贴片二极管 | |
| CN209515657U (zh) | 一种封装结构 | |
| CN206040632U (zh) | 一种超薄贴片二极管 | |
| CN109755237A (zh) | 一种双向防护芯片及其制备方法 | |
| CN207867990U (zh) | 一种矩阵式贴片压敏电阻封装结构 | |
| CN205985005U (zh) | 一种使用弱电检测装置的整流二极管 | |
| CN106409828A (zh) | 一种适用小型化封装的半桥整流肖特基器件及制造方法 | |
| CN207624706U (zh) | 一种单向浪涌增强型的瞬态电压抑制二极管 | |
| CN207303075U (zh) | 超薄贴片二极管 | |
| CN209658186U (zh) | 高可靠性瞬态电压抑制器 | |
| CN207781590U (zh) | 高可靠性紧凑型整流桥结构 | |
| CN206574708U (zh) | 一种电机控制模块集成电路的封装结构 | |
| CN204632746U (zh) | 芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |