CN205666236U - 一种智能设备的集成芯片 - Google Patents
一种智能设备的集成芯片 Download PDFInfo
- Publication number
- CN205666236U CN205666236U CN201620477550.7U CN201620477550U CN205666236U CN 205666236 U CN205666236 U CN 205666236U CN 201620477550 U CN201620477550 U CN 201620477550U CN 205666236 U CN205666236 U CN 205666236U
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- smart machine
- self
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了一种智能设备的集成芯片，包括基板和用于智能设备的多个功能芯片，多个功能芯片集成封装在基板上，其中，每个功能芯片具有多个自定义引脚，自定义引脚连接至基板的电路；自定义引脚配置为能够根据功能芯片增加或减少的功能而增加或减少对应的引脚；基板包括多个与功能芯片的引脚相对应的自适应引脚，自适应引脚连接至智能设备的电路。该集成芯片能够根据用户需要灵活的集成多个功能芯片(例如读卡器芯片和音频解码器芯片)到一个集成芯片上，还能够根据需要增加功能，或去除不常用功能，该集成芯片的电路和引脚是根据需要重新自定义设计的，使得本实用新型最终达到了简化功能芯片的设计，提高灵活度，降低生产成本的效果。
Description
技术领域
本实用新型涉及集成芯片领域，特别涉及一种智能设备的集成芯片。
背景技术
笔记本电脑等智能设备的主板上都带有包括读卡器芯片和音频解码器芯片在内的具有独立功能的功能芯片，但是现有技术中大部分功能芯片都是独立设计和封装的，这样就很难实现针对功能芯片的优化设计，例如根据用户需要去除一些不常用的功能并针对删去的功能重新设计芯片以达到优化设计，因此就现有技术而言很难提高芯片的工作效率，并且生产成本维持在高位。
实用新型内容
鉴于现有技术存在的上述问题，本实用新型的目的在于提供一种智能设备的集成芯片，该集成芯片能够将原有的智能设备的多个功能芯片集成在一起，节省电子元器件数量和印刷线路板(PCB)占用空间，最终降低生产成本。
为了解决上述技术问题，本实用新型采用了如下技术方案：一种智能设备的集成芯片，包括基板和用于所述智能设备的多个功能芯片，多个所述功能芯片集成封装在所述基板上，其中，
每个所述功能芯片具有多个自定义引脚，所述自定义引脚连接至所述基板的电路；
所述自定义引脚配置为能够根据所述功能芯片增加或减少的功能而增加或减少对应的引脚；
所述基板包括多个与所述功能芯片的引脚相对应的自适应引脚，所述自适应引脚连接至所述智能设备的电路。
作为优选，多个所述功能芯片在所述基板上的集成封装为系统级封装，与多个所述功能芯片相对应的多个系统级硅片单元集成封装在所述基板上，其中，每个所述系统级硅片单元上均设有所述自定义引脚。
作为优选，多个所述功能芯片在所述基板上的集成封装为芯片级封装，多个所述功能芯片集成在一个芯片级硅片单元上，所述芯片级硅片单元封装在基板上，其中，所述芯片级硅片单元上设有所述自定义引脚。
作为优选，所述集成芯片上安装有散热件。
作为优选，所述功能芯片选自包括读卡器芯片和/或音频解码器芯片在内的具有独立功能的多种芯片。
作为优选，所述音频解码器芯片构造为去除与模拟信号输出端对应的引脚，且所述音频解码器芯片的模拟信号输出端连接至所述散热件并通过所述散热件导出该模拟信号。
作为优选，所述音频解码器芯片配置为增加与所述音频解码器芯片的扩音信号输出端对应的引脚。
作为优选，所述读卡器芯片构造为去除与部分数据位对应的引脚、与其记忆棒侦测信号对应的引脚、和/或与其基本输入输出信号和测试信号对应的引脚。
作为优选，所述自适应引脚构造为根据传输信号的不同而分组布置。
作为优选，所述自适应引脚构造为包括成组布置的传输模拟信号的引脚和成组布置的传输数字信号的引脚。
本实用新型的有益效果在于：能够根据用户需要灵活的集成多个功能芯片(例如读卡器芯片和音频解码器芯片)到一个集成芯片上，该集成芯片能够根据用户需要增加多种功能，也能够去除不常用功能，该集成芯片的电路和引脚是根据需要重新自定义设计的，使得本实用新型最终达到了简化功能芯片的设计，提高灵活度，降低生产成本的效果。
附图说明
图1为本实用新型的实施例的智能设备的集成芯片的一种结构图；
图2为本实用新型的实施例的智能设备的集成芯片的另一种结构图；
图3为本实用新型的实施例的集成芯片的基板及散热板的结构图。
附图标记说明
1-基板 2-读卡器芯片
3-音频解码器芯片 4-音频解码器芯片第一部分
5-音频解码器芯片第二部分 6-散热板
7-引脚连接部
具体实施方式
为使本领域技术人员更好地理解本实用新型，下面参照附图对本实用新型的实施例进行详细说明，但不作为对本实用新型的限定。
安装半导体集成电路芯片用的外壳或基板1，起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部与外部电路的桥梁——芯片上的接点用导线或引线连接到封装外壳或基板1的引脚上，这些引脚又通过印制板上的导线或引线与其它器件或电路建立电路连接。因此，封装对例如CPU和其它大规模集成电路(LSI)都起着重要的作用。
本实用新型的实施例的一种智能设备的集成芯片，包括基板1和智能设备的多个功能芯片，功能芯片是指该芯片为能够实现智能设备的一个或多个独立功能的芯片，例如实现音频播放功能、显示功能或读取存储器等功能的芯片，多个功能芯片集成封装在基板1上，在实现方式上多个功能芯片可以先后集成封装在同一基板1上，也可以先将多个功能芯片集成在一起(可能会改变原功能芯片的结构)然后再封装在同一基板1上。无论怎样封装，整个集成芯片最终的整体功能能够被控制，既能够实现原有功能芯片的所有功能，也能够增加或减少其它自定义功能。
具体而言，每个功能芯片具有多个自定义引脚(通常为具有导电性的金属材料，构造为金属丝或金属点等形状)，实际安装时自定义引脚连接在基板1的电路上，功能芯片所对应的硅片单元安装在基板1上，一个或多个引脚实现了功能芯片的一个或多个功能，自定义引脚按照一定的规律排列。
自定义引脚配置为能够根据功能芯片增加或减少的功能而相应地进行自定义设置，例如增加或减少引脚的数量，改变某些引脚所对应的功能，从而实现集成芯片的功能的改变，在本实用新型的一个实施例中，为了减小集成芯片的体积并减小整体功耗，去除了功能芯片中的一些不常用功能。
基板1包括多个与功能芯片的引脚相对应的自适应引脚，自适应引脚连接在智能设备的电路上以实现功能芯片所配置的功能，自适应引脚数量和结构根据集成芯片的实际使用要求来选择。
在本实用新型的一个实施例中，多个功能芯片采用系统级封装而集成封装在基板1上，具体来说系统级封装是多个与功能芯片相对应的系统级硅片单元安装在基板1上，安装的方式可以为并列式或堆栈式，并列式是将硅片单元并排或相隔一定间隙而并列的安装在同一基板1上，该安装方式具有直观性，让用户能够清楚的了解各个功能芯片的位置，出现错误时也能够很快的定位到某个出现问题的功能芯片；堆栈式是将硅片单元一层一层的堆叠起来后再安装在同一基板1上，该安装方式具有节省空间的优势，为集成芯片节省较大空间。需要说明的是，每个系统级硅片单元上均设有自定义引脚，每个自定义引脚电连接在基板1的电路上。
在本实用新型的另一个实施例中，多个功能芯片采用芯片级封装而集成封装在基板1上，具体来说芯片级封装是多个功能芯片集成在一个芯片级硅片单元上，从而集成后的该芯片级硅片单元具有多个功能芯片的所有功能，芯片级硅片单元安装在基板1上，该安装方式具有集成度高，安装简便效率高等特点。需要说明的是，芯片级硅片单元上设有自定义引脚，自定义引脚电连接在基板1的电路上。
多个功能芯片封装在同一基板1上后，不可避免的会产生散热的问题，如果散热不好的话势必会影响整个集成芯片的正常使用，在本实用新型中如图3所示，在集成芯片上安装了散热板(或散热片)6能够有效将多余热量散发掉。在本实用新型的一个实施例中将散热板6安装在了基板1和系统级硅片单元之间，或者基板1和芯片级硅片单元之间，而自定义引脚设置在相应的硅片单元四周。
为了适应生产商的需要将读卡器芯片2和音频解码器芯片3集成在一起，在本实用新型的一个实施例中，如图1和图2所示，功能芯片包括读卡器芯片2和音频解码器芯片3，读卡器芯片2和音频解码器芯片3安装在基板1上以实现同一个集成芯片同时具有读卡器功能和音频解码功能，并且音频解码器芯片3可以根据功能的不同或其它原因在物理上被拆分为多个部分(逻辑上还是一个整体)，例如可以将音频解码器分为数字信号的解码部分(音频解码器芯片第一部分4)和模拟信号的解码部分(音频解码器芯片第二部分5)，并将这两部分同时安装在基板1上，上述形式的封装使得该集成芯片具有通用性，简化了设计，同时节省了元件数量和印刷线路板(PCB)占用空间，节约了成本。重要的是，上述集成芯片能够使用户按照设计需要自定义的增加或减少部分功能，或相应的增加或减少自定义引脚或自适应引脚的数量，自定义引脚将连接在基板1的引脚连接部7上，自适应引脚将连接在主电路板上(例如计算机主板)。
具体的，音频解码器芯片3可去除与其模拟信号输出端对应的引脚，且音频解码器芯片3的模拟信号输出端被引导连接至散热板6(上文中有提及)并通过散热板6导出模拟信号，最终将模拟信号发送至主电路板(例如计算机主板)上。由于侦测电源的功能不经常用到，在此可将音频解码器芯片3上用来侦测电源的功能去除，并去除音频解码器芯片3上相应的引脚，以达到节省元件数量和印刷线路板(PCB)占用空间的效果。
还有，由于需要使用扩音功能，或者在特定环境下必须用到扩音器，可在音频解码器芯片3中增加扩音器功能，音频解码器芯片3增加与音频解码器芯片3的扩音信号输出端对应的引脚，该引脚也随音频解码器芯片3的其它引脚接入到基板1的电路上并最终接入到主电路板上。
由于当前读卡器中的MultiMedia(MMC)卡的4～7数据位(SDDAT【7:4】)不需要支持，而只需支持4bit MMC Data就可以满足要求，因此读卡器芯片2可以去除与4～7数据位对应的引脚。另外由于不需要支持记忆棒(Memory Stick)解码，还可以去除与读卡器的记忆棒(Memory Stick)侦测信号对应的引脚。还可以根据需要去除读卡器的基本输入输出信号和测试信号对应的引脚。
需要说明的是，在本实用新型的一个实施例中，可以在音频解码器芯片3和读卡器芯片2上预留出额外的电路及相应的引脚，如果需要增加额外的功能，就不需要对原芯片进行重新设计和制造(不用改变原有结构)，而是使用预留电路及相应的引脚即可。当然也可以根据需要将原有预留的电路及相应引脚去除，以达到结构紧凑的目的。
此外在本实施例中，自适应引脚可构造为根据传输信号的不同而分组布置。特别的是为了解决模拟信号和数字信号之间相互干扰的问题，自适应引脚可构造为将传输模拟信号的引脚布置为一组，将传输数字信号的引脚布置为另一组，传输模拟信号的一组引脚可布置在集成芯片的一侧，传输数字信号的一组引脚可布置在集成芯片的另一侧。两组自适应引脚同时连接在主电路板上并能够同时正常工作。
以上实施例仅为本实用新型的示例性实施例，不用于限制本实用新型，本实用新型的保护范围由权利要求书限定。本领域技术人员可以在本实用新型的实质和保护范围内，对实用新型做出各种修改或等同替换，这种修改或等同替换也应视为落在本实用新型的保护范围内。
Claims (10)
1.一种智能设备的集成芯片，其特征在于，包括基板和用于所述智能设备的多个功能芯片，多个所述功能芯片集成封装在所述基板上，其中，
每个所述功能芯片具有多个自定义引脚，所述自定义引脚连接至所述基板的电路；
所述自定义引脚配置为能够根据所述功能芯片增加或减少的功能而增加或减少对应的引脚；
所述基板包括多个与所述功能芯片的引脚相对应的自适应引脚，所述自适应引脚连接至所述智能设备的电路。
2.根据权利要求1所述的智能设备的集成芯片，其特征在于，多个所述功能芯片在所述基板上的集成封装为系统级封装，与多个所述功能芯片相对应的多个系统级硅片单元集成封装在所述基板上，其中，每个所述系统级硅片单元上均设有所述自定义引脚。
3.根据权利要求1所述的智能设备的集成芯片，其特征在于，多个所述功能芯片在所述基板上的集成封装为芯片级封装，多个所述功能芯片集成在一个芯片级硅片单元上，所述芯片级硅片单元封装在基板上，其中，所述芯片级硅片单元上设有所述自定义引脚。
4.根据权利要求1所述的智能设备的集成芯片，其特征在于，所述集成芯片上安装有散热件。
5.根据权利要求1所述的智能设备的集成芯片，其特征在于，所述功能芯片选自包括读卡器芯片和/或音频解码器芯片在内的具有独立功能的多种芯片。
6.根据权利要求5所述的智能设备的集成芯片，其特征在于，所述集成芯片上安装有散热件，所述音频解码器芯片构造为去除与模拟信号输出端对应的引脚，且所述音频解码器芯片的模拟信号输出端连接至所述散热件并通过所述散热件导出该模拟信号。
7.根据权利要求5所述的智能设备的集成芯片，其特征在于，所述音频解码器芯片配置为增加与所述音频解码器芯片的扩音信号输出端对应的引脚。
8.根据权利要求5所述的智能设备的集成芯片，其特征在于，所述读卡器芯片构造为去除与部分数据位对应的引脚、与其记忆棒侦测信号对应的引脚、和/或与其基本输入输出信号和测试信号对应的引脚。
9.根据权利要求1所述的智能设备的集成芯片，其特征在于，所述自适应引脚构造为根据传输信号的不同而分组布置。
10.根据权利要求9所述的智能设备的集成芯片，其特征在于，所述自适应引脚构造为包括成组布置的传输模拟信号的引脚和成组布置的传输数字信号的引脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620477550.7U CN205666236U (zh) | 2016-05-19 | 2016-05-19 | 一种智能设备的集成芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620477550.7U CN205666236U (zh) | 2016-05-19 | 2016-05-19 | 一种智能设备的集成芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205666236U true CN205666236U (zh) | 2016-10-26 |
Family
ID=57160875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620477550.7U Active CN205666236U (zh) | 2016-05-19 | 2016-05-19 | 一种智能设备的集成芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205666236U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845671A (zh) * | 2016-05-19 | 2016-08-10 | 合肥联宝信息技术有限公司 | 一种智能设备的集成芯片 |
-
2016
- 2016-05-19 CN CN201620477550.7U patent/CN205666236U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845671A (zh) * | 2016-05-19 | 2016-08-10 | 合肥联宝信息技术有限公司 | 一种智能设备的集成芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6746667B2 (ja) | 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法 | |
| CN101232009B (zh) | 用于集成电路模块的安装结构 | |
| US10090236B2 (en) | Interposer having a pattern of sites for mounting chiplets | |
| CN103620775A (zh) | 具有边缘连接器的堆叠板上芯片模块 | |
| CN108352244B (zh) | 用于封装上电压调节器的磁性小占用面积电感器阵列模块 | |
| US20100182744A1 (en) | Thermal spacer for stacked die package thermal management | |
| TWM343230U (en) | Space minimized flash drive | |
| CN103117263A (zh) | 一种集成电路封装 | |
| CN205666236U (zh) | 一种智能设备的集成芯片 | |
| TW391043B (en) | Vertical semiconductor device package having printed circuit board and heat spreader, and module having the packages | |
| TW200743032A (en) | Semiconductor package and method for manufacturing the same | |
| CN105845671A (zh) | 一种智能设备的集成芯片 | |
| JP2007281487A (ja) | 半導体集積回路及びその製造方法並びにａｓｉｃ素子の製造方法 | |
| TW201340113A (zh) | 嵌入式記憶體模組及其插設之主機板 | |
| CN208173576U (zh) | 一种基于bga系统级封装的固态硬盘 | |
| KR20120077872A (ko) | 반도체 칩 내장형 기판 및 이를 포함하는 반도체 패키지 | |
| CN101496234B (zh) | 延伸出的封装基板 | |
| CN102306641B (zh) | 一种存储模块及其封装方法 | |
| CN204167636U (zh) | 一种手机u盘用黑胶体 | |
| CN202094121U (zh) | 一种存储模块 | |
| CN204966492U (zh) | 一种微型sd卡的封装结构 | |
| CN108717932B (zh) | 一种集成存储解码芯片和逻辑运算芯片的方法 | |
| JP2009064403A (ja) | メモリカード | |
| JP2007109050A (ja) | ディジタル保存装置 | |
| JP4134598B2 (ja) | 半導体装置とそのレイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |