CN205508781U - 一种晶体管电容测试结构 - Google Patents
一种晶体管电容测试结构 Download PDFInfo
- Publication number
- CN205508781U CN205508781U CN201620117352.XU CN201620117352U CN205508781U CN 205508781 U CN205508781 U CN 205508781U CN 201620117352 U CN201620117352 U CN 201620117352U CN 205508781 U CN205508781 U CN 205508781U
- Authority
- CN
- China
- Prior art keywords
- test
- end metal
- grid
- transistor
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本实用新型提供一种晶体管电容测试结构，包括第一测试结构以及第一测试端，第一测试结构包括鳍式场效应晶体管和后端金属互连结构；鳍式场效应晶体管包括衬底、形成于衬底表面的浅沟槽隔离区和鳍结构、形成于鳍结构两端的具有离子掺杂区的源区及漏区以及形成于鳍结构表面的栅结构；后端金属互连结构与源区及漏区连接；第一测试端连接于鳍式场效应晶体管的栅极和后端金属互连结构。本实用新型提供了一种鳍式场效应晶体管测试结构，用于解决现有技术中很难将晶体管中不同连接部分的寄生电容分离出来，分别获得不同连接部分的寄生电容的问题。
Description
技术领域
本实用新型涉及一种晶体管电容测试结构，特别是涉及一种鳍式场效应晶体管电容测试结构。
背景技术
鳍式场效应晶体管(FinFied-EffectTransisitor，FinFET)是一种新的互补式金属半导体(CMOS)晶体管。鳍式场效应晶体管的推出标志着CMOS晶体管首次被看作是真正的三维器件。在IC演化过程中，功能密度普遍增大，而几何尺寸减小。
研究发现，如图1和2所示，测量晶体管的栅极和源漏表面的连接结构的所获得的电容包括后端互连电容Cwire、栅极和源漏连接的Cgd电容两部分。其中，Cgd电容包括栅极和连接结构之间的连接电容Cco(gate to contact)、栅极和位于栅极两侧的鳍结构(主要是鳍结构两端的源漏区)之间的边界电容Cfr、栅极和位于栅极结构下方的部分源漏区域之间的重叠电容Cov(gate to drain overlay)三部分组成。
目前，在形成晶体管的栅极结构以及源区和漏区之后，采用自对准工艺形成源区或漏区表面的连接结构，并且所述连接结构的面积较大，与栅极之间会形成较大的连接电容。随着3D结构鳍式场效应晶体管尺寸越来越小，寄生电容对器件的影响越来越大，我们不仅需要精确的检测栅极和连接结构之间的电容，而且需要精确测量不同连接部分的寄生电容大小，从而有针对性地对不同位置的连接结构进行优化，从而提高器件性能。但是，目前很难将不同连接部分的寄生电容(Cov,Cfr,Cco and Cwire)的数值从测量获得的栅极和连接结构的电容中分离出，单独分别获得不同连接部分的寄生电容的数值。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种鳍式场效应晶体管测试结构，用于解决现有技术中很难将晶体管中不同连接部分的寄生电容分离出来，分别获得不同连接部分的寄生电容的问题。
为实现上述目的及其他相关目的，本实用新型提供一种鳍式场效应晶体管测试结构包括第一测试结构以及第一测试端，第一测试结构包括鳍式场效应晶体管和后端金属互连结构；鳍式场效应晶体管包括衬底、形成于衬底表面的浅沟槽隔离区和鳍结构、形成于鳍结构两端的具有离子掺杂区的源区及漏区以及形成于鳍结构表面的栅结构；后端金属互连结构与源区 及漏区连接；第一测试端连接于鳍式场效应晶体管的栅极和后端金属互连结构。
优选地，形成于鳍结构两端的源区及漏区具有重离子掺杂区和轻离子掺杂区。
优选地，还包括第二测试结构以及第二测试端，第二测试结构包括去除鳍式场效应晶体管的离子掺杂区的第一结构、以及与第一结构的源区及漏区连接的后端金属互连结构；第二测试端连接于第一结构的栅极及后端金属互连结构。
优选地，第二测试结构包括去除鳍式场效应晶体管的轻离子掺杂区的第一结构。
优选地，轻离子掺杂区包括位于栅极结构下方的轻离子掺杂重叠区。
优选地，还包括第三测试结构以及第三测试端，第三测试结构包括去除了鳍式场效应晶体管的鳍结构、源区及漏区所形成的第二结构、以及与第二结构衬底连接的后端金属互连结构，且栅结构直接形成于浅沟槽隔离区上；第三测试端连接于第二结构的栅极及后端金属互连结构。
优选地，还包括第四测试结构以及第四测试端，第四测试结构包括后端金属互连结构；第四测试端，连接于后端金属互连结构。
优选地，第四测试结构、第三测试结构、第二测试结构和第一测试结构中的一种或多种还可以具有多个晶体管或多个后端金属互连结构。
如上所述，本实用新型的一种晶体管电容测试结构，具有以下有益效果：
(1)第一测试结构可以测得第一电容C1，C1＝Cwire+Cco+Cfr+Cov；第二测试结构可以测得第二电容C2，C2＝Cwire+Cco+Cfr；第三测试结构可以测得第三电容C3，C3＝Cwire+Cco；第四测试结构可以测得第四电容C4，C4＝Cwire。本实用新型测试方法简单，通过晶体管结构的改造，能够准确简便地测试出晶体管栅极和后端金属互连结构之间不同的连接电容。
(2)测得的第四电容C4是后端金属互连结构电容Cwire；第三电容C3和第四电容C4的差值是栅极和后端金属互连结构之间的连接电容Cco；第二电容C2和第三电容C3的差值是栅极和位于栅极两侧的鳍结构之间的边界电容Cfr；第一电容C1和第二电容C2的差值是栅极和位于栅极结构下方的部分源漏区域之间的重叠电容Cov。本实用新型测试方法简单，只需直接测试不同晶体管栅极和后端金属互连结构之间的电容，就可以将晶体管中不同连接部分的寄生电容的数值从测量获得的栅极和后端金属互连结构的电容中分离出，单独分别获得晶体管中不同连接部分的寄生电容的大小。
(3)本实用新型中的测试结构通过不同的组合搭配，不仅可以获得单独的电容值，还可以获得不同的组合电容值。
(4)第四测试结构、第三测试结构、第二测试结构和第一测试结构中的一种或多种可以具有多个晶体管或多个后端金属互连结构。可以降低电容测量仪器的测试误差，并且最后获 得的重叠电容为多个晶体管的电容的平均值，可以弥补单个晶体管带来的个体差异性，从而降低测试结构的系统误差，提高测试的准确度。
附图说明
图1显示为本实用新型(现有技术中)的晶体管电容构成的示意图。
图2显示为本实用新型(现有技术中)的晶体管电容构成的示意图。
图3显示为本实用新型的第一实施例中晶体管电容的测试结构示意图。
图4显示为本实用新型的第二实施例中晶体管电容的测试结构示意图。
图5显示为本实用新型的第三实施例中晶体管电容的测试结构示意图。
图6显示为本实用新型的第四实施例中后端金属互连结构电容的测试结构示意图。
元件标号说明
1 衬底
2 栅极
3 外延层
4 源区及漏区
5 轻离子掺杂区
具体实施方式
以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。
请参阅图3至图6。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。
实施例一
提供一种晶体管电容测试结构包括：第一测试结构。
如图3所示，第一测试结构，包括鳍式场效应晶体管和后端金属互连结构。其中，后端 金属互连结构与鳍式场效应晶体管的源区及漏区4连接。
本实施例中的鳍式场效应晶体管，包括衬底1，形成于衬底1表面的浅沟槽隔离区和鳍结构，形成于鳍结构两端的具有重离子掺杂区和轻离子掺杂区5的源区及漏区4，形成于鳍结构表面的栅结构。其中，轻离子掺杂区5包括位于栅极2结构下方的轻离子掺杂重叠区。
本实施例通过对栅极2两侧的鳍结构进行离子注入，形成源区和漏区。具体的，先对栅极2两侧的鳍结构进行轻掺杂离子注入，形成轻离子掺杂区5；之后再进行重掺杂离子注入，然后进行退火，激活注入离子，形成重离子掺杂区和轻离子掺杂区5。由于在退火工艺中，轻离子掺杂区5的掺杂离子会扩散进入第三栅极2下方形成轻离子掺杂重叠区，且位于第三栅极2下方，与第三栅极2之间形成重叠电容Cov。
值得一提的是，本实施例中的鳍结构先通过离子刻蚀去除，再使用一个或多个外延工艺重新形成鳍结构。
其他实施中，衬底1还可以包括外延层3(epi层)、可具有应变以用于性能增强和/或可包括绝缘体上硅(SOI)结构。鳍结构上也可以形成外延层3，具体的，在形成鳍结构之后，在鳍结构之上沉积外延层3，外延层3在鳍结构上产生均匀的延伸以便将单独的鳍结构合并在一起。
第一测试端，连接于鳍式场效应晶体管的栅极2和后端金属互连结构，测试获取第一电容C1。具体的，半导体衬底1表面还可以具有介质层，介质层覆盖晶体管，在介质层表面形成互连结构，将栅极2和后端金属互连结构与第一测试端连接，获得第四电容C1。在其它实施例中，半导体衬底1表面，源区及漏区与后端金属互连结构之间还可以形成有硅化物层，硅化物层可以降低半导体器件的接触电阻。
具体的，第一电容C1包括后端互连电容Cwire、栅极2和源区及漏区4之间的电容Cgd两部分。其中，Cgd电容包括栅极2和后端金属互连结构之间的连接电容Cco(gate tocontact)、栅极2和位于栅极2两侧的鳍结构之间的边界电容Cfr、栅极2和位于栅极2结构下方的部分源漏区域之间的重叠电容Cov(gate to drain overlay)，所以本实施例中第一测试端测得的第一电容C1＝Cfr+Cco+Cwire+Cov。
实施例二
提供一种晶体管电容测试结构包括：第一测试结构和第二测试结构。
如图4所示，第二测试结构包括后端金属互连结构和去除第一测试结构中的鳍式场效应晶体管的轻离子掺杂区5的第一结构。其中，后端金属互连结构与晶体管的源区及漏区4连 接。
本实施例中的第一结构，包括衬底1，形成于衬底1表面的浅沟槽隔离区和鳍结构，形成于鳍结构上的外延层3，形成于鳍结构两端的具有重离子掺杂区的源区及漏区，形成于鳍结构表面的栅结构。
本实施例通过直接对栅极2两侧的鳍结构进行重掺杂离子注入，形成源区和漏区。然后进行退火，激活注入离子，形成重离子掺杂区。由于没有形成轻离子掺杂区5，在退火工艺中，轻离子掺杂区5的掺杂离子不会扩散进入第三栅极2下方形成轻离子掺杂重叠区。所以，第二结构的源区及漏区和栅极2在垂直方向上没有重叠，也就不会与栅极2之间形成重叠电容Cov。
值得一提的是，本实施例中的鳍结构先通过离子刻蚀去除，再使用一个或多个外延工艺重新形成鳍结构。
其他实施中，衬底1还可以包括外延层3(epi层)、可具有应变以用于性能增强和/或可包括绝缘体上硅(SOI)结构。鳍结构上也可以形成外延层3，具体的，在形成鳍结构之后，在鳍结构之上沉积外延层3，外延层3在鳍结构上产生均匀的延伸以便将单独的鳍结构合并在一起。
第二测试端，连接于第一结构的栅极2和后端金属互连结构，测试获得第二电容C2。具体的，第二电容C2包括后端互连电容Cwire、栅极2和源漏连接的Cgd电容两部分。其中，Cgd电容包括栅极2和后端金属互连结构之间的连接电容Cco(gate to contact)、栅极2和位于栅极2两侧的鳍结构之间的边界电容Cfr二部分组成。由于第一结构的源区及漏区和栅极2在垂直方向上没有重叠，不存在重叠电容Cov，所以第三电容C3＝Cfr+Cco+Cwire。
第一测试结构和第二测试结构中的鳍式场效应晶体管除了轻离子注入区之外，其余结构的形成工艺、材料和尺寸都相同。后端金属互连结构的形成工艺、材料和尺寸也均相同。所以第一测试结构和第二测试结构中的Cfr，Cco和Cwire的值都相等。所以，Cov＝C1-C2，本实施例通过测试第一测端和第二测试端获得第一电容C1和第二电容C2，就可以得到晶体管的重叠电容Cov，步骤简单，且测试准确度较高。
实施例三
请参考图5，提供一种晶体管电容测试结构包括：第一测试结构，第二测试结构和第三测试结构。
如图5所示，第三测试结构，包括后端金属互连结构和去除了实施例一中的鳍式场效应晶体管的鳍结构、外延层3、源区及漏区所形成的第二结构。其中，后端金属互连结构与第二结构的衬底1连接。
本实施例中的第二结构，包括衬底1，形成于衬底1表面的浅沟槽隔离区和形成于浅沟槽隔离区之上的栅极2结构，且栅结构直接形成于浅沟槽隔离区上。
值得一提的是，本实施例中的鳍结构通过离子刻蚀去除。
根据实施例一和实施二，如果其它实施例中，衬底1还包括外延层3(epi层)或者鳍结构上形成有外延层3，那么所述的外延层3都需要去除。
第三测试端，连接于第二结构的栅极2和后端金属互连结构，测试获取第三电容C3。具体的，第三电容C3包括后端互连电容Cwire、栅极2和源漏连接的Cgd电容两部分。由于栅极2两侧的鳍结构、外延层3和具有离子注入的源区及漏区都不存在，所以栅极2两侧也就不再形成边界电容Cfr，源区及漏区和栅极2在垂直方向上的重叠电容Cov也不存在。所以，本实施例中的Cgd电容为栅极2和后端金属互连结构之间的连接电容Cco(gate tocontact)，也就说第二电容C3＝Cwire+Cco。
第一测试结构，第二测试结构和第三测试结构除了去除的结构，剩下的结构的形成工艺、材料和尺寸都相同。后端金属互连结构的形成工艺、材料和尺寸也均相同。所以第一测试结构，第二测试结构和第三测试结构中的的Cco和Cwire值都相等。所以，Cfr＝C2-C3，通过测试第二测端和第三测试端获得第二电容C2和第三电容C3，就可以得到晶体管的边界电容Cfr，步骤简单，且测试准确度较高。
当然，通过对本实用新型中的三种测试结构的不同组合搭配，不仅可以获得单独的电容值，还可以获得不同的组合电容值。例如，通过测试第一测端和第三测试端获得第二电容C1和第三电容C3，可以获得Cov+Cfr＝C1-C3，步骤简单，且测试准确度较高。
实施例四
提供一种晶体管电容测试结构包括：第一测试结构，第二测试结构，第三测试结构和第四测试结构。
如图6所示，第四测试结构包括后端金属互连结构。第四测试端，连接于后端金属互连结构，测试获取第四电容C4。具体来说，第四测试结构只包括后端金属互连结构(back-end metal connect)，所以测得的第一电容C4为后端金属互连结构电容Cwire，C4＝Cwire。
由于后端金属互连结构的形成工艺、材料和尺寸均相同，所以第一测试结构，第二测试结构，第三测试结构和第四测试结构测得Cwire的值都一样。所以，Cco＝C3-C4，通过测试第三测试端和第四测试端获得第三电容C3和第四电容C4，就可以得到晶体管的连接电容Cco，步骤简单，且测试准确度较高。
在其它实施例中，一种晶体管电容测试系统通过对本实用新型中的四种测试结构的不同组合搭配，不仅可以获得单独的电容值，还可以获得不同的组合电容值。例如，通过测试第一测端和第四测试端获得第一电容C1和第四电容C4，可以获得Cco+Cov+Cfr＝C1-C4，步骤简单，且测试准确度较高。
实施例五
第四测试结构、第三测试结构、第二测试结构或第一测试结构中的一种或多种可以具有多个晶体管或多个后端金属互连结构。具体来说，例如，第三测试结构和第二测试结构可以包括相同数量的晶体管和后端金属互连结构，将第三测试结构的后端金属互连结构之间电连接，栅极2之间电连接，将第二测试结构的后端金属互连结构之间电连接，栅极2之间电连接。此时获得的第二电容为多个晶体管的栅极2与后端金属互连结构之间的电容并联形成的，而第三电容则为多个晶体管的栅极2与后端金属互连结构之间的电容并联形成的。测试得到的第一电容和第二电容的数值较大，可以降低电容测量仪器的测试误差，并且最后获得的边界电容为多个晶体管的边界电容的平均值，可以弥补单个晶体管带来的个体差异性，从而降低测试结构的系统误差，提高测试的准确度。以此类推可以分别获其它测试结构的电容。
综上所述，本实用新型具有以下有益效果：
(1)第一测试结构可以测得第一电容C1，C1＝Cwire+Cco+Cfr+Cov；第二测试结构可以测得第二电容C2，C2＝Cwire+Cco+Cfr；第三测试结构可以测得第三电容C3，C3＝Cwire+Cco；第四测试结构可以测得第四电容C4，C4＝Cwire。本实用新型测试方法简单，通过晶体管结构的改造，能够准确简便地测试出晶体管栅极和后端金属互连结构之间不同的连接电容。
(2)测得的第四电容C4是后端金属互连结构电容Cwire；第三电容C3和第四电容C4的差值是栅极和后端金属互连结构之间的连接电容Cco；第二电容C2和第三电容C3的差值是栅极和位于栅极两侧的鳍结构之间的边界电容Cfr；第一电容C1和第二电容C2的差值是栅极和位于栅极结构下方的部分源漏区域之间的重叠电容Cov。本实用新型测试方法简单，只需直接测试不同晶体管栅极和后端金属互连结构之间的电容，就可以将晶体管中不同连接部分的寄生电容的数值从测量获得的栅极和后端金属互连结构的电容中分离出，单独分别获得晶体管中不同连接部分的寄生电容的大小。
(3)本实用新型中的测试结构通过不同的组合搭配，不仅可以获得单独的电容值，还可以获得不同的组合电容值。
(4)第四测试结构、第三测试结构、第二测试结构和第一测试结构中的一种或多种可以具有多个晶体管或多个后端金属互连结构。可以降低电容测量仪器的测试误差，并且最后获得的重叠电容为多个晶体管的电容的平均值，可以弥补单个晶体管带来的个体差异性，从而降低测试结构的系统误差，提高测试的准确度。
所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。
Claims (8)
1.一种晶体管电容测试结构，其特征在于：包括第一测试结构以及第一测试端，所述第一测试结构包括鳍式场效应晶体管和后端金属互连结构；所述鳍式场效应晶体管包括衬底、形成于所述衬底表面的浅沟槽隔离区和鳍结构、形成于所述鳍结构两端的具有离子掺杂区的源区及漏区以及形成于所述鳍结构表面的栅结构；所述后端金属互连结构与所述源区及漏区连接；所述第一测试端连接于所述鳍式场效应晶体管的栅极和后端金属互连结构。
2.根据权利要求1所述的晶体管电容测试结构，其特征在于：形成于所述鳍结构两端的源区及漏区具有重离子掺杂区和轻离子掺杂区。
3.根据权利要求2所述的晶体管电容测试结构，其特征在于：还包括第二测试结构以及第二测试端，所述第二测试结构包括去除所述鳍式场效应晶体管的离子掺杂区的第一结构、以及与所述第一结构的源区及漏区连接的后端金属互连结构；所述第二测试端连接于所述第一结构的栅极及后端金属互连结构。
4.根据权利要求3所述的晶体管电容测试结构，其特征在于：所述第二测试结构包括去除所述鳍式场效应晶体管的轻离子掺杂区的第一结构。
5.根据权利要求4所述的晶体管电容测试结构，其特征在于：所述轻离子掺杂区包括位于栅极结构下方的轻离子掺杂重叠区。
6.根据权利要求3所述的晶体管电容测试结构，其特征在于：还包括第三测试结构以及第三测试端，所述第三测试结构包括去除了所述鳍式场效应晶体管的鳍结构、源区及漏区所形成的第二结构、以及与所述第二结构衬底连接的后端金属互连结构，且所述栅结构直接形成于所述浅沟槽隔离区上；所述第三测试端连接于所述第二结构的栅极及后端金属互连结构。
7.根据权利要求6所述的晶体管电容测试结构，其特征在于：还包括第四测试结构以及第四测试端，所述第四测试结构包括后端金属互连结构；所述第四测试端，连接于所述后端金属互连结构。
8.根据权利要求7所述的晶体管电容测试结构，其特征在于：所述第四测试结构、第三测试结构、第二测试结构和第一测试结构中的一种或多种，还具有多个晶体管或多个后端金属 互连结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620117352.XU CN205508781U (zh) | 2016-02-05 | 2016-02-05 | 一种晶体管电容测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620117352.XU CN205508781U (zh) | 2016-02-05 | 2016-02-05 | 一种晶体管电容测试结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205508781U true CN205508781U (zh) | 2016-08-24 |
Family
ID=56724276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620117352.XU Active CN205508781U (zh) | 2016-02-05 | 2016-02-05 | 一种晶体管电容测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205508781U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106443410A (zh) * | 2016-08-30 | 2017-02-22 | 张为凤 | 一种集成电路测试方法 |
-
2016
- 2016-02-05 CN CN201620117352.XU patent/CN205508781U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106443410A (zh) * | 2016-08-30 | 2017-02-22 | 张为凤 | 一种集成电路测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102945841B (zh) | Mos晶体管有效沟道长度测试结构及测试方法 | |
| CN102956620B (zh) | Mos晶体管结电容测试结构及表征方法 | |
| CN107290594B (zh) | 测试结构及其测试方法 | |
| CN103575998B (zh) | 一种无结晶体管的电阻测试方法 | |
| US20130228778A1 (en) | Methods of Extracting Fin Heights and Overlap Capacitance and Structures for Performing the Same | |
| CN103852702B (zh) | 确定半导体鳍中的载流子浓度的方法 | |
| CN105223420A (zh) | 用于测量接触电阻的tft及接触电阻的测量方法 | |
| CN103972234B (zh) | 集成电路、半导体器件和制造半导体器件的方法 | |
| US9953118B2 (en) | Modeling method of SPICE model series of SOI FET | |
| CN104022101B (zh) | 晶体管重叠电容的测试结构及其测试方法 | |
| US9964605B2 (en) | Methods for crossed-fins FinFET device for sensing and measuring magnetic fields | |
| CN102945843B (zh) | 检测结构和电阻测量方法 | |
| CN105138790B (zh) | Soi-mosfet模型及其参数提取方法 | |
| CN205508781U (zh) | 一种晶体管电容测试结构 | |
| CN102364682B (zh) | 垂直双扩散mos晶体管测试结构及形成方法、测试方法 | |
| CN104103628B (zh) | 晶体管重叠电容的测试结构及其测试方法 | |
| CN206349362U (zh) | 接触电阻测试结构 | |
| US20130054219A1 (en) | Equivalent Electrical Model of SOI FET of Body Leading-Out Structure, and Modeling Method Thereof | |
| CN105957866B (zh) | 半导体生物传感器及其制备方法 | |
| CN205376517U (zh) | 一种自热效应检测结构 | |
| CN205789990U (zh) | 一种自热效应检测结构 | |
| CN103915360B (zh) | 检测晶体管重叠电容的方法、消除晶体管重叠电容的方法 | |
| CN211929437U (zh) | 一种应用于FinFET工艺中探测边缘鳍晶格失配的测试结构以及测试电路 | |
| CN206258520U (zh) | 一种接触电阻测试结构 | |
| CN106024780B (zh) | 功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |