CN205406530U - 高压氮化镓肖特基二极管 - Google Patents
高压氮化镓肖特基二极管 Download PDFInfo
- Publication number
- CN205406530U CN205406530U CN201620147582.0U CN201620147582U CN205406530U CN 205406530 U CN205406530 U CN 205406530U CN 201620147582 U CN201620147582 U CN 201620147582U CN 205406530 U CN205406530 U CN 205406530U
- Authority
- CN
- China
- Prior art keywords
- layer
- schottky diode
- metallization pattern
- diode according
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title abstract description 32
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title abstract description 32
- 238000001465 metallisation Methods 0.000 claims abstract description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 54
- 239000010703 silicon Substances 0.000 claims abstract description 54
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims description 68
- 239000002184 metal Substances 0.000 claims description 68
- 239000004065 semiconductor Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000008901 benefit Effects 0.000 abstract description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910017083 AlN Inorganic materials 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910004349 Ti-Al Inorganic materials 0.000 description 2
- 229910004692 Ti—Al Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 210000001520 comb Anatomy 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
为了降低导通状态中的电阻，本公开提供高压氮化镓肖特基二极管。肖特基二极管形成在硅支撑部上。非掺杂GaN层覆在硅支撑部上面。AlGaN层覆在非掺杂GaN层上面。形成欧姆接触的第一金属化层和形成肖特基接触的第二金属化层被设置在AlGaN层中和AlGaN层上。第一过孔从第一金属化层朝向硅支撑部延伸。第二过孔从第二金属化层朝向上表面延伸。根据实施例的肖特基二极管的优点在于导通状态中电阻低。
Description
优先权声明
本申请要求2015年8月28日提交的法国专利申请No.15/58035的优先权权益，其内容以法律允许的最大程度通过引用整体合并于此。
技术领域
本公开涉及电子部件，并且更特别地涉及能够在高电压和高功率下操作的氮化镓(GaN)肖特基二极管。
背景技术
美国专利No.8,791,508(通过引用合并)描述了诸如二极管和晶体管的电子部件，其中主电流通过形成在GaN层上的薄氮化镓铝AlGaN层横向流动。
图1A是与美国专利No.8,791,508的图7对应的GaN肖特基二极管的一部分的截面图。非掺杂硅支撑部1被覆盖有氮化铝层3、非掺杂GaN层5以及非掺杂AlGaN层7。钯金属化层9被沉积在层7上并且被围绕有穿过层7形成的钛-铝Ti-Al的金属化层11。金属化层9形成与AlGaN的肖特基接触，并且金属化层11通过它们的侧面与AlGaN层成欧姆接触。金金属化层15被沉积在金属化层9上，并且金金属化层17被沉积在金属化层11上。组件被覆盖有绝缘层19。
被键合到GaN层5的AlGaN层7能够在肖特基与欧姆金属化层9和11之间横向地传导电流。当二极管正向偏置时，电流从金属化层11的侧面朝向金属化层9的外围横向地流动。
图1B是根据图1A的截面B-B的顶视图的示例。金属化层9和11包括交替的平行带的组件。带9形成第一梳的齿，并且带11形成与第一梳交织的第二梳的齿。在图1A中仅示出了三个齿，为了更好的理解，在图1B中示出了更大数目的齿。每一个梳被连接至二极管的端子20、21。
问题在于，如果梳的齿长且窄，则在导通状态中出现不可忽略的电阻。
实用新型内容
因此，为了降低导通状态中的电阻，实施例提供了肖特基二极管，在下表面和上表面之间包括：硅支撑部；非掺杂GaN层；形成在AlGaN层中的一个或者多个图案，每个图案在形成欧姆接触的第一金属化层与形成肖特基接触的第二金属化层之间延伸；从第二金属化层朝向上表面延伸的第一过孔；以及从第一金属化层朝向下表面延伸的第二过孔。
根据实施例，图案周期性地重复。
根据实施例，硅支撑部由掺杂硅制成。
根据实施例，肖特基二极管在硅支撑部和GaN层之间进一步包括非掺杂硅层。
根据实施例，肖特基二极管在硅支撑部和非掺杂硅层之间进一步包括氧化硅层。
根据实施例，第二过孔一直延伸到硅支撑部。
根据实施例，肖特基二极管在非掺杂硅层中包括与第二过孔接触的掺杂硅区域。
根据实施例，第二金属化层包括第一周期性重复的岛。
根据实施例，第一金属化层形成蜂窝状网络。
根据实施例，第一金属化层包括第二周期性重复的岛。
根据实施例，第一岛和第二岛形成棋盘图案。
根据本公开的第一方面，提供肖特基二极管，其在下表面和上表面之间包括：硅支撑部；非掺杂GaN层；AlGaN层；第一金属化层，穿过AlGaN层延伸，形成欧姆接触；第二金属化层，在AlGaN层上，形成肖特基接触；第一过孔，从第一金属化层朝向下表面延伸；以及第二过孔，从第二金属化层朝向上表面延伸。
根据本公开的第一方面的实施例，第一金属化层和第二金属化层形成周期性重复的图案。
根据本公开的第一方面的实施例，硅支撑部由掺杂硅制成。
根据本公开的第一方面的实施例，硅支撑部和GaN层之间进一步包括非掺杂硅层。
根据本公开的第一方面的实施例，硅支撑部和非掺杂硅层之间进一步包括氧化硅层。
根据本公开的第一方面的实施例，第一过孔一直延伸到硅支撑部。
根据本公开的第一方面的实施例，在非掺杂硅层中包括与第一过孔接触的掺杂硅区域。
根据本公开的第一方面的实施例，第二金属化层包括周期性重复的第一岛。
根据本公开的第一方面的实施例，第一金属化层形成包括多个开口的蜂窝状网络，并且第一岛被定位在多个开口内。
根据本公开的第一方面的实施例，第一金属化层包括周期性重复的第二岛。
根据本公开的第一方面的实施例，第一岛和第二岛形成棋盘图案。
根据本公开的第二方面，提供肖特基二极管，其包括：绝缘体上硅衬底，具有半导体支撑部、在半导体支撑部上的绝缘体层、和在绝缘体层上的半导体层；AlGaN层，在绝缘体上硅衬底之上；第一金属化图案，穿过AlGaN层延伸，形成欧姆接触；第二金属化图案，在AlGaN层上，形成肖特基接触；第一过孔，从第一金属化图案的底部穿过半导体层和绝缘体层延伸以与半导体支撑部接触；以及第二过孔，从第二金属化图案的顶部穿过覆在第一金属化图案和第二金属化图案上面的另外的绝缘层延伸。
根据本公开的第二方面的实施例，肖特基二极管进一步包括在半导体层与AlGaN层之间的非掺杂硅层，第一过孔进一步穿过非掺杂硅层。
根据本公开的第二方面的实施例，肖特基二极管进一步包括在半导体层和AlGaN层之间的氮化铝层，第一过孔进一步穿过氮化铝层。
根据本公开的第二方面的实施例，肖特基二极管进一步包括在半导体层和AlGaN层之间的非掺杂GaN层，第一过孔进一步穿过非掺杂GaN层。
根据本公开的第二方面的实施例，第一金属化图案和第二金属化图案形成交织带。
根据本公开的第二方面的实施例，第一金属化图案形成六边形，并且第二金属化图案形成在六边形内的岛。
根据本公开的第二方面的实施例，第一金属化图案和第二金属化图案形成以棋盘图案布置的岛。
根据本公开的第三方面，提供肖特基二极管，其包括：体半导体衬底；非掺杂半导体层，在体半导体衬底上；多个掺杂区域，在非掺杂半导体层内；AlGaN层，在非掺杂半导体层之上；第一金属化图案，穿过AlGaN层延伸，形成欧姆接触；第二金属化图案，在AlGaN层上，形成肖特基接触；第一过孔，从第一金属化图案的底部延伸，以与非掺杂半导体层的掺杂区域接触；以及第二过孔，从第二金属化图案的顶部穿过覆在第一金属化图案和第二金属化图案上面的绝缘层延伸。
根据本公开的第三方面的实施例，肖特基二极管进一步包括在非掺杂半导体层和AlGaN层之间的氮化铝层，第一过孔进一步穿过氮化铝层。
根据本公开的第三方面的实施例，肖特基二极管进一步包括在非掺杂半导体层和AlGaN层之间的非掺杂GaN层，第一过孔进一步穿过非掺杂GaN层。
根据本公开的第三方面的实施例，第一金属化图案和第二金属化图案形成交织带。
根据本公开的第三方面的实施例，第一金属化图案形成六边形，并且第二金属化图案形成在六边形内的岛。
根据本公开的第三方面的实施例，第一金属化图案和第二金属化图案形成以棋盘图案布置的岛。
根据实施例的肖特基二极管的优点在于导通状态中电阻低。
附图说明
在下面结合附图对特定实施例的非限制性描述中，将详细地讨论前述以及其他特征和优点。
先前所描述的图1A是GaN肖特基二极管的部分截面图；
先前所描述的图1B是GaN肖特基二极管的顶视图；
图2是GaN肖特基二极管的实施例的部分简化截面图；
图3是GaN肖特基二极管拓扑的示例的顶视图；
图4是GaN肖特基二极管拓扑的另一示例的顶视图；以及
图5是GaN肖特基二极管的另一实施例的部分简化截面图。
具体实施方式
在不同的附图中，相同元件由相同的附图标记标出，并且此外，各个附图不成比例。为了清楚起见，只有那些对于理解所描述的实施例有用的元件被示出并且被详细描述。
在下面的描述中，当参考诸如术语“高”、“低”等的形容绝对位置的术语或者诸如术语“上方”、“上”、“下”等的形容相对位置的术语或者诸如术语“水平”、“竖直”的形容方向的术语时，参考截面图的定向。
图2是GaN肖特基二极管的实施例的部分简化截面图。
为形成图2的结构，可以从绝缘体上硅(SOI)类型的晶片30开始，晶片30由覆盖有含位于其上的硅层33的氧化硅层32的P型掺杂硅支撑部31形成。在层33上，非掺杂硅层34优选地通过外延生长，下文对其功能进行解释。在此之后，氮化铝AlN层3通过外延被沉积在非掺杂硅层34上。层3被用作用于非掺杂GaN层5的外延的界面层，在非掺杂GaN层5上有通过外延沉积的非掺杂AlGaN层7。
然后形成导电层36，仅示出了其中的两个。每个导电区域包括其水平面达到或者高于AlGaN层7的表面并且穿过层7在GaN层5的一部分中延伸的上部或金属化层37。由此，每个金属化层37通过其侧面与层7欧姆接触。每个导电区域36还包括从上部的中心部分延伸穿过层5、3、34、33和32并且与支撑部31接合的竖直部或过孔38。导电区域36例如由Ti-Al制成。
然后，在金属化层37之间在层7上沉积形成与AlGaN层7的肖特基接触的金属化层40，仅示出了其中的一个。然后，组件的表面涂覆有绝缘层42，例如氧化硅或氮化硅。穿过绝缘层42一直到金属化层40刻蚀开口。形成填充这些开口并且覆盖器件的表面的金属化层44。填充有金属的开口形成将肖特基金属化层40连接至金属化层44的过孔46。金属化层40例如由铂或钯或镍或镍-金制成。
与掺杂硅支撑部31接触的金属化层48形成在晶片30的下表面上。金属化层44和48可以由铜或由铝制成，并且可以覆盖二极管的所有下表面和上表面，以减少阴极和阳极的接入电阻。金属化层44和48分别连接到阴极端子K和阳极端子A。
在导通状态中，源于端子A的电流从掺杂硅支撑部31和过孔38朝向金属化层37流动。然后，电流在被键合到GaN层5的AlGaN层7中水平地或者横向地流动，一直到肖特基金属化层40，并且然后在过孔46中传播以到达端子K。
在关断状态中，在端子K和A之间施加的电压可以达到几百伏特。存在于连接到端子A的导电支撑部31与连接到端子K的金属化层40之间的绝缘层受到这一电压。非掺杂硅绝缘层34向层3、5和7添加附加厚度，如果必要因此改善击穿电压。
在顶视图中，肖特基和欧姆金属化层40和37可以对应于平行的交替齿，类似于关于图1B所描述的那样。然后，每个肖特基齿40通过多个规则布置的过孔46被连接到金属化层44。每个欧姆齿类似地通过多个过孔被连接到支撑部31。
过孔38向每个欧姆齿37的多个点施加端子A的电势。类似地，过孔46向每个肖特基齿的多个点施加端子K的电势。应当清楚，多个过孔38和46的存在使得能够限制到二极管的接入电阻。
图3是对应于图2的截面图的GaN肖特基二极管的拓扑的另一示例的顶视图。这一顶视图是在不存在绝缘层42和上金属化层44的情况下绘制的。尽管在图2中仅示出了三个金属化层，但是在图3中示出了更大数目的金属化层以便于理解。
欧姆金属化层37形成蜂窝状布局中的规则六边形的连续网络。在所示出的示例中，以点线示出的柱状过孔38位于网络节点处。与网络六边形相同定向的六边形肖特基金属化岛40位于每个六边形的中心处。每个岛40在其中心部与过孔46接触。因此，层7的环存在于每个肖特基岛40与周围的欧姆金属化层37之间。
根据由发明人执行的数值仿真，这一配置使二极管表面积最小化。此外，这样的配置使得能够限制肖特基金属化层的表面和成本。
图4是对应于图2的截面图的GaN肖特基二极管拓扑的另一示例的顶视图。
肖特基金属化层37和欧姆金属化层40是正方形的并且相同尺寸的岛，这些岛形成以棋盘图案布置的两种组件。岛36和40中的每一个岛占据棋盘的每个方框(未示出)的中心部分。过孔38位于岛37的中心处，并且过孔46与岛40的中心部分接触。这样的拓扑呈现为比平行带拓扑更高效。
图5是GaN肖特基二极管的另一实施例的部分简化截面图。为形成图5的结构，从固态掺杂硅衬底而非从SOI晶片开始。
在P型掺杂硅衬底31a上，通过外延形成非掺杂硅层34a。在下一步骤，跨层34a的整个厚度与欧姆金属化层37相对地形成P型掺杂区域50。
二极管从下到上包括金属化层48、衬底31a、具有两个区域50的层34a、AlN层3、GaN层5、AlGaN层7、绝缘层42和金属化层44。金属化层37位于区域50上方，穿过层7，在位于层5中的水平面和位于层42中的水平面之间。金属化层37通过穿过层3和5延伸的过孔38被连接到区域50。与层7接触的肖特基金属化层40位于层42的下部的水平面处。金属化层44通过过孔46与肖特基金属化层40接触。
因此，金属化层37经由过孔38和导电区域50被连接到衬底31a。
金属化层44和48可以由铜或者由铝制成，并且可以覆盖肖特基二极管的所有下表面和上表面，以减少阴极和阳极的接入电阻。
作为变体，在图5的结构中可以省略掺杂区域50。为确保金属化层37与衬底31a的接触，于是过孔38延伸穿过非掺杂硅层34a。
根据上述实施例的肖特基二极管的优点在于导通状态中电阻低。
另一优点在于减少了部件表面积，因为不需要附加空间来形成接触焊盘。
另一优点在于在掺杂硅支撑部31、31a上提供非掺杂硅层34、34a提供了比当支撑部是完全非掺杂硅时更不易脆(更少脆性)的结构。由此，在没有冒着破坏支撑部的风险的与其外延相关的热处理的情况下，GaN层5可以更厚。
已经描述了特定实施例。本领域技术人员会想到各种更改、修改和改进。特别地，虽然关于图3和图4描述了根据六边形和正方形网络重复的特定周期性图案，但是应当清楚可以提供其他图案，优选周期性图案。
虽然所描述的结构由P型掺杂硅支撑部形成，但是相同结构可以由N型掺杂支撑部形成。
这样的更改、修改和改进旨在是本公开的一部分，并且旨在是在本实用新型的精神和范围内。因此，前述描述仅通过示例的方式并且并不旨在用于限制。本实用新型仅如所附权利要求及其等价方案中限定的进行限制。
Claims (24)
1.一种肖特基二极管，其特征在于，在下表面和上表面之间包括：
硅支撑部；
非掺杂GaN层；
AlGaN层；
第一金属化层，穿过所述AlGaN层延伸，形成欧姆接触；
第二金属化层，在所述AlGaN层上，形成肖特基接触；
第一过孔，从所述第一金属化层朝向所述下表面延伸；以及
第二过孔，从所述第二金属化层朝向所述上表面延伸。
2.根据权利要求1所述的肖特基二极管，其特征在于，其中所述第一金属化层和所述第二金属化层形成周期性重复的图案。
3.根据权利要求1所述的肖特基二极管，其特征在于，其中所述硅支撑部由掺杂硅制成。
4.根据权利要求3所述的肖特基二极管，其特征在于，在所述硅支撑部和所述GaN层之间进一步包括非掺杂硅层。
5.根据权利要求4所述的肖特基二极管，其特征在于，在所述硅支撑部和所述非掺杂硅层之间进一步包括氧化硅层(32)。
6.根据权利要求3所述的肖特基二极管，其特征在于，其中所述第一过孔一直延伸到所述硅支撑部。
7.根据权利要求4所述的肖特基二极管，其特征在于，在所述非掺杂硅层中包括与所述第一过孔接触的掺杂硅区域。
8.根据权利要求1所述的肖特基二极管，其特征在于，其中所述第二金属化层包括周期性重复的第一岛。
9.根据权利要求8所述的肖特基二极管，其特征在于，其中所述第一金属化层形成包括多个开口的蜂窝状网络，并且所述第一岛被定位在所述多个开口内。
10.根据权利要求8所述的肖特基二极管，其特征在于，其中所述第一金属化层包括周期性重复的第二岛。
11.根据权利要求10所述的肖特基二极管，其特征在于，其中所述第一岛和所述第二岛形成棋盘图案。
12.一种肖特基二极管，其特征在于，包括：
绝缘体上硅衬底，具有半导体支撑部、在所述半导体支撑部上的绝缘体层、和在所述绝缘体层上的半导体层；
AlGaN层，在所述绝缘体上硅衬底之上；
第一金属化图案，穿过所述AlGaN层延伸，形成欧姆接触；
第二金属化图案，在所述AlGaN层上，形成肖特基接触；
第一过孔，从所述第一金属化图案的底部穿过所述半导体层和所述绝缘体层延伸以与所述半导体支撑部接触；以及
第二过孔，从所述第二金属化图案的顶部穿过覆在所述第一金属化图案和所述第二金属化图案上面的另外的绝缘层延伸。
13.根据权利要求12所述的肖特基二极管，其特征在于，进一步包括在所述半导体层与所述AlGaN层之间的非掺杂硅层，所述第一过孔进一步穿过所述非掺杂硅层。
14.根据权利要求12所述的肖特基二极管，其特征在于，进一步包括在所述半导体层和所述AlGaN层之间的氮化铝层，所述第一过孔进一步穿过所述氮化铝层。
15.根据权利要求12所述的肖特基二极管，其特征在于，进一步包括在所述半导体层和所述AlGaN层之间的非掺杂GaN层，所述第一过孔进一步穿过所述非掺杂GaN层。
16.根据权利要求12所述的肖特基二极管，其特征在于，其中所述第一金属化图案和所述第二金属化图案形成交织带。
17.根据权利要求12所述的肖特基二极管，其特征在于，其中所述第一金属化图案形成六边形，并且所述第二金属化图案形成在所述六边形内的岛。
18.根据权利要求12所述的肖特基二极管，其特征在于，其中所述第一金属化图案和所述第二金属化图案形成以棋盘图案布置的岛。
19.一种肖特基二极管，其特征在于，包括：
体半导体衬底；
非掺杂半导体层，在所述体半导体衬底上；
多个掺杂区域，在所述非掺杂半导体层内；
AlGaN层，在所述非掺杂半导体层之上；
第一金属化图案，穿过所述AlGaN层延伸，形成欧姆接触；
第二金属化图案，在所述AlGaN层上，形成肖特基接触；
第一过孔，从所述第一金属化图案的底部延伸，以与所述非掺杂半导体层的所述掺杂区域接触；以及
第二过孔，从所述第二金属化图案的顶部穿过覆在所述第一金属化图案和所述第二金属化图案上面的绝缘层延伸。
20.根据权利要求19所述的肖特基二极管，其特征在于，进一步包括在所述非掺杂半导体层和所述AlGaN层之间的氮化铝层，所述第一过孔进一步穿过所述氮化铝层。
21.根据权利要求19所述的肖特基二极管，其特征在于，进一步包括在所述非掺杂半导体层和所述AlGaN层之间的非掺杂GaN层，所述第一过孔进一步穿过所述非掺杂GaN层。
22.根据权利要求19所述的肖特基二极管，其特征在于，其中所述第一金属化图案和所述第二金属化图案形成交织带。
23.根据权利要求19所述的肖特基二极管，其特征在于，其中所述第一金属化图案形成六边形，并且所述第二金属化图案形成在所述六边形内的岛。
24.根据权利要求19所述的肖特基二极管，其特征在于，其中所述第一金属化图案和所述第二金属化图案形成以棋盘图案布置的岛。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1558035A FR3040539B1 (fr) | 2015-08-28 | 2015-08-28 | Diode schottky haute tension a nitrure de gallium |
| FR1558035 | 2015-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205406530U true CN205406530U (zh) | 2016-07-27 |
Family
ID=54329789
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610108585.8A Active CN106486553B (zh) | 2015-08-28 | 2016-02-26 | 高压氮化镓肖特基二极管 |
| CN201620147582.0U Active CN205406530U (zh) | 2015-08-28 | 2016-02-26 | 高压氮化镓肖特基二极管 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610108585.8A Active CN106486553B (zh) | 2015-08-28 | 2016-02-26 | 高压氮化镓肖特基二极管 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9735292B2 (zh) |
| EP (1) | EP3144977B1 (zh) |
| CN (2) | CN106486553B (zh) |
| FR (1) | FR3040539B1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486553A (zh) * | 2015-08-28 | 2017-03-08 | 意法半导体(图尔)公司 | 高压氮化镓肖特基二极管 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11114153B2 (en) * | 2019-12-30 | 2021-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | SRAM devices with reduced coupling capacitance |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078743B2 (en) * | 2003-05-15 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor semiconductor device |
| JP4567426B2 (ja) * | 2004-11-25 | 2010-10-20 | パナソニック株式会社 | ショットキーバリアダイオード及びダイオードアレイ |
| JP5355927B2 (ja) * | 2008-05-07 | 2013-11-27 | 古河電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| US8791508B2 (en) | 2010-04-13 | 2014-07-29 | Gan Systems Inc. | High density gallium nitride devices using island topology |
| US8088660B1 (en) * | 2010-12-15 | 2012-01-03 | Infineon Technologies Austria Ag | Method for producing a plug in a semiconductor body |
| JP2014504013A (ja) * | 2010-12-15 | 2014-02-13 | エフィシエント パワー コンヴァーション コーポレーション | 背面アイソレーションを有する半導体デバイス |
| US8952421B2 (en) * | 2012-10-15 | 2015-02-10 | Infineon Technologies Austria Ag | RF power HEMT grown on a silicon or SiC substrate with a front-side plug connection |
| FR3040539B1 (fr) * | 2015-08-28 | 2018-03-09 | Stmicroelectronics (Tours) Sas | Diode schottky haute tension a nitrure de gallium |
-
2015
- 2015-08-28 FR FR1558035A patent/FR3040539B1/fr not_active Expired - Fee Related
-
2016
- 2016-02-19 EP EP16156460.4A patent/EP3144977B1/fr active Active
- 2016-02-26 CN CN201610108585.8A patent/CN106486553B/zh active Active
- 2016-02-26 CN CN201620147582.0U patent/CN205406530U/zh active Active
- 2016-02-29 US US15/055,791 patent/US9735292B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106486553A (zh) * | 2015-08-28 | 2017-03-08 | 意法半导体(图尔)公司 | 高压氮化镓肖特基二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106486553A (zh) | 2017-03-08 |
| US9735292B2 (en) | 2017-08-15 |
| EP3144977A2 (fr) | 2017-03-22 |
| EP3144977B1 (fr) | 2019-11-06 |
| CN106486553B (zh) | 2019-12-24 |
| FR3040539A1 (fr) | 2017-03-03 |
| EP3144977A3 (fr) | 2017-06-07 |
| FR3040539B1 (fr) | 2018-03-09 |
| US20170062625A1 (en) | 2017-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4646284B2 (ja) | 単一表面上のバンプコンタクトを有する垂直伝導フリップチップ半導体デバイス | |
| JP5492367B2 (ja) | 窒化ガリウム半導体デバイス用のパッケージ | |
| JP5319084B2 (ja) | 半導体装置 | |
| CN101897046B (zh) | 半导体发光器件及其制造方法 | |
| JP4700125B2 (ja) | 半導体装置およびその製造方法 | |
| CN102376765B (zh) | 半导体器件及其制作方法 | |
| CN208796997U (zh) | 集成金属氧化物半导体场效应晶体管器件 | |
| CN204516775U (zh) | 肖特基二极管 | |
| TWI464900B (zh) | 光電半導體裝置 | |
| CN105895709A (zh) | 半导体器件和相关联的制造方法 | |
| CN100495738C (zh) | 集成ⅲ族氮化物功率器件 | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| US8963175B2 (en) | Light emitting device and method of manufacturing the same | |
| US9431491B2 (en) | Semiconductor device and method of manufacturing the same | |
| US10297718B2 (en) | Light-emitting device | |
| TW201234538A (en) | Gallium nitride power devices using island topography | |
| WO2011127568A4 (en) | High density gallium nitride devices using island topology | |
| JP6713669B2 (ja) | スタック型のｉｉｉ−ｖ族半導体ダイオード | |
| CN107004746A (zh) | 器件和用于制造器件的方法 | |
| JP2014508426A5 (zh) | ||
| CN105720053A (zh) | 半导体器件和方法 | |
| US20110198664A1 (en) | Light emitting device and light emitting device package including the same | |
| CN205406530U (zh) | 高压氮化镓肖特基二极管 | |
| US20140061774A1 (en) | Semiconductor device and semiconductor package | |
| CN102856481A (zh) | 半导体发光器件封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |