CN205320038U - 一种具有最优匹配的堆叠的射频功率放大器 - Google Patents

Abstract

本实用新型公开了一种具有最优匹配的堆叠的射频功率放大器，包括输入匹配电路，输出宽带匹配电路，偏置电路A，偏置电路B，以及至少由两个晶体管漏极源极通过电感相连堆叠起来的功率放大电路；信号源通过输入匹配电路连接功率放大电路的最底层的晶体管的栅极，偏置电路B也连接此栅极；偏置电路A连接功率放大电路的其余晶体管的栅极，这些栅极通过连接栅极电容接地；最上层的晶体管的漏极通过输出宽带匹配电路连接负载。该电路不仅提高了射频功率放大器的输出级的耐压能力和电流驱动能力，提高了功率放大器的输出阻抗，而且提高了功率放大器整体的线性度。

Description

一种具有最优匹配的堆叠的射频功率放大器

技术领域

本实用新型涉及一种功率放大器，尤其涉及一种射频功率放大器。

背景技术

作为现代无线通信系统中的收发机的重要组成单元，射频功率放大器主要用于将小功率的射频电信号进行无失真地放大，并通过天线辐射出去进行信息通信。

射频功率放大器结构包括多种形式，如线性功率放大器结构和饱和功率放大器结构等，随着无线通信系统所采用的调制方式的不同，对应采用的射频功率放大器则有所不同。例如，现代通信系统为了提供高速率的数据流服务，采用诸如QPSK等调制方式，这要求应用于该系统的功率放大器必须有着较高的线性度和效率。

另外，随着便携式设备的功能模块越来越复杂，如果能将各个功能模块集成在同一块芯片上，就能大幅度地缩短芯片的量产与加工时间，因此，如何减小芯片的有效面积和用廉价的工艺在单一芯片上实现整个射频模组具有重要的实际应用意义。

然而，由于大多数无线收发机的基带处理部分采用硅工艺，且该工艺是目前最成熟且成本最低的工艺，所以采用硅CMOS工艺是实现全集成的理想方案。不过，由于硅CMOS工艺自身存在着不可克服的物理缺陷，如低击穿电压和低功率密度等。传统的设计方法将多个晶体管并联起来，从而提高整体的电流，然而，如果供电电压太低，会使得功率放大器的输出最佳阻抗变得非常小，使输出匹配电路的设计变得非常困难。

在中国专利201510150849.1中，采用共源共栅结构的射频功率放大器结构克服功率级的耐压问题，不过在这种结构中，堆叠的晶体管的栅极与去耦电容相接，从而使该极在交流时呈接地状态。然而，该结构会在输入功率较大时，出现阻抗不匹配的情况，从而使功率不能同向叠加，从而限制了功率放大器的功率输出能力。

实用新型内容

在中国专利201510150849.1中，采用共源共栅结构的射频功率放大器结构克服功率级的耐压问题，不过在这种结构中，堆叠的晶体管的栅极与去耦电容相接，从而使该极在交流时呈接地状态。然而，该结构会在输入功率较大时，出现阻抗不匹配的情况，从而使功率不能同相叠加，从而限制了功率放大器的功率输出能力。本实用新型的的目的在于克服以上现有技术的缺点，而提供一种具有最优匹配的堆叠的射频功率放大器。

本实用新型的具体技术方案为：

一种具有最优匹配的堆叠的射频功率放大器，该射频功率放大器包括输入匹配电路，输出宽带匹配电路，偏置电路A，偏置电路B，以及至少由两个晶体管漏极源极通过电感相连堆叠起来的功率放大电路；其中，射频信号源通过所述输入匹配电路连接所述功率放大电路的最底层的晶体管的栅极，所述偏置电路B连接所述最底层晶体管的栅极；所述偏置电路A连接所述功率放大电路的除所述最底层晶体管的其余晶体管的栅极，所述其余晶体管的栅极通过连接栅极电容接地；所述功率放大电路最上层的晶体管的漏极通过所述输出宽带匹配电路连接负载。本技术方案分别采用分离的偏置电路A，B对各晶体管进行偏置，其中偏置电路B为堆叠在最下层的晶体管提供合适的静态工作点，而偏置电路A为其余堆叠的晶体管提供合适的静态工作点。输入匹配电路将功率放大电路的晶体管的阻抗转换成信号源的源阻抗，完成共扼匹配，从而获得最大的射频功率增益。为了使每个晶体管都能够输出最大功率，在每个堆叠的晶体管的栅极加载电容，并在每两个堆叠的晶体管之间连接一个电感，从而使每个晶体管的输出电压同相等幅叠加，增强了功率放大电路的线性度与功率输出能力，并使从每个晶体管的漏往负载方向看过去的阻抗为最优阻抗。信号从最上层的晶体管的漏极输出，且经过输出宽带匹配电路，传输到负载端。宽带匹配电路将负载阻抗转换成能使功率放大电路输出最大功率时的最优阻抗。

优选地，所述偏置电路A和偏置电路B由一个整合的偏置电路代替。

优选地，所述最底层晶体管的源极直接接地。

优选地，所述偏置电路B为电阻与晶体管组成的偏置电路，偏置电路A为电阻分压式偏置电路。偏置电路B为电阻与晶体管组成的偏置电路，精度高且占芯面积小；偏置电路A为电阻分压式偏置，这种偏置方式不仅有着良好的温度抑制系数，且易于集成。

优选地，所述功率放大电路中堆叠的晶体管的偏置电压不等分，最上层晶体管的偏置电压最低，最下层晶体管的偏置电压最高，其余晶体管的偏置电压介于两者之间，使功率放大电路输出高功率时，各个晶体管的直流电压汇集于一点，从而使各个晶体管在高输出功率时有着一致的静态情况，进而增强了功率放大电路的输出功率和线性度。

优选地，所述输出宽带匹配电路中设有二次谐波抑制电路；并可以结合扼流电感与功率放大电路输出级的输出电容，更好地实现二次谐波短路，三次谐波开路，从而大大提高了功率放大电路的效率。

优选地，电源经滤波电路连接到所述功率放大电路的最上层的晶体管的漏极。

优选地，所述滤波电路由滤波电容和扼流电感组成。

优选地，所述滤波电路由低频滤波电容、高频滤波电容和扼流电感组成。

本实用新型的有益效果：该电路不仅提高了射频功率放大器的输出级的耐压能力和电流驱动能力，且提高了功率放大器的输出阻抗，从而使输出匹配电路变得容易实现。另外，通过在堆叠的晶体管的栅极连接电容，每两个相邻的晶体管之间通过电感连接，从而给该极提供一个合适的交流阻抗，进而使每个晶体管的输出功率更加均匀，从而提高了功率放大器整体的线性度。本实用新型还能提高射频功率放大器的输出电压摆幅、工作带宽、功率效率、功率增益和最大输出功率，并有着较好的二次谐波抑制效果。

附图说明

图1是实施例的射频功率放大器电路图。

图中虚线方框所圈起的部分为功率放大电路部分。

具体实施方式

本实用新型的一个较佳实施例，一种具有最优匹配的堆叠的射频功率放大器，该射频功率放大器包括输入匹配电路，输出宽带匹配电路，偏置电路A，偏置电路B，以及至少由两个晶体管漏极源极通过电感相连堆叠起来的功率放大电路，图中电感L1至Ln；其中，射频信号源RFin通过所述输入匹配电路连接所述功率放大电路的最底层的晶体管M1的栅极，所述偏置电路B连接所述最底层晶体管M1的栅极；所述偏置电路A连接所述功率放大电路的除所述最底层晶体管的其余晶体管的栅极，即晶体管M2至Mn；所述最底层晶体管M1的源极直接接地，所述其余晶体管的栅极通过连接栅极电容接地，即电容C1至Cn；所述功率放大电路的最上层的晶体管Mn的漏极与所述输出宽带匹配电路和负载RL顺序连接。电源VDD经滤波电路连接到所述功率放大电路的最上层的晶体管Mn的漏极；所述滤波电路由低频滤波电容Cp1、高频滤波电容Cp2和扼流电感Lc组成。所述偏置电路B为电阻与晶体管组成的偏置电路，偏置电路A为电阻分压式偏置电路，偏置电压不等分，最上层晶体管的偏置电压最低，最下层晶体管的偏置电压最高，其余晶体管的偏置电压介于两者之间。

Claims (9)

1.一种具有最优匹配的堆叠的射频功率放大器，其特征在于：该射频功率放大器包括输入匹配电路，输出宽带匹配电路，偏置电路A，偏置电路B，以及至少由两个晶体管漏极源极通过电感相连堆叠起来的功率放大电路；其中，射频信号源通过所述输入匹配电路连接所述功率放大电路的最底层的晶体管的栅极，所述偏置电路B连接所述最底层晶体管的栅极；所述偏置电路A连接所述功率放大电路的除所述最底层晶体管的其余晶体管的栅极，所述其余晶体管的栅极通过连接栅极电容接地；所述功率放大电路最上层的晶体管的漏极通过所述输出宽带匹配电路连接负载。

2.根据权利要求1所述的具有最优匹配的堆叠的射频功率放大器，其特征在于：所述偏置电路A和偏置电路B由一个整合的偏置电路代替。

3.根据权利要求1所述的具有最优匹配的堆叠的射频功率放大器，其特征在于：所述最底层晶体管的源极直接接地。

4.根据权利要求1所述的具有最优匹配的堆叠的射频功率放大器，其特征在于：所述偏置电路B为电阻与晶体管组成的偏置电路，偏置电路A为电阻分压式偏置电路。

5.根据权利要求1所述的具有最优匹配的堆叠的射频功率放大器，其特征在于：所述功率放大电路中堆叠的晶体管的偏置电压不等分，最上层晶体管的偏置电压最低，最下层晶体管的偏置电压最高，其余晶体管的偏置电压介于两者之间。

6.根据权利要求1所述的具有最优匹配的堆叠的射频功率放大器，其特征在于：所述输出宽带匹配电路中设有二次谐波抑制电路。

7.根据权利要求1所述的具有最优匹配的堆叠的射频功率放大器，其特征在于：电源经滤波电路连接到所述功率放大电路的最上层的晶体管的漏极。

8.根据权利要求7所述的具有最优匹配的堆叠的射频功率放大器，其特征在于：所述滤波电路由滤波电容和扼流电感组成。

9.根据权利要求8所述的具有最优匹配的堆叠的射频功率放大器，其特征在于：所述滤波电路由低频滤波电容、高频滤波电容和扼流电感组成。