CN205028635U - 移位寄存器单元、栅极驱动电路和显示装置 - Google Patents

Abstract

本实用新型提供了一种移位寄存器单元、栅极驱动电路和显示装置，该移位寄存器单元包括：输入模块、输出控制模块、复位模块、加强复位模块以及储能模块；储能模块的第一端连接第一节点；输出控制模块适于在所述第一节点的电平为第一电平时，通过驱动信号输出端输出驱动信号；加强复位模块连接所述第一节点和第六输入端相连，适于在所述第一节点为第二电平且所述输入模块关断时，将所述第一节点的电压置为第六输入端所输入的电压。本实用新型提供的移位寄存器单元，能够在不设置加强复位控制模块的前提下，完成对第一节点的加强复位。与现有技术中需要设置加强复位控制模块的移位寄存器单元相比，减少了布局面积，有益于显示装置的窄边化。

Description

移位寄存器单元、栅极驱动电路和显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路和显示装置。

背景技术

随着液晶显示不断的发展，高分辨率、窄边框成为液晶显示发展的趋势，而栅极移位寄存器在显示面板中的应用，是实现窄边框与高分辨率的重要方法之一。

TFT-LCD(ThinFilmTransistor-LiquidCrystalDisplay薄膜场效应晶体管-液晶显示器)的驱动器主要包括栅极驱动电路与数据驱动电路，而栅极驱动电路主要由多级移位寄存器单元以及连接各个移位寄存器单元的信号线组成，每一级移位寄存器单元均与一根栅线对接，通过移位寄存器单元的输出信号，逐行扫描驱动像素TFT。

现有技术中一种常见的移位寄存器单元中，输出控制模块的控制端所连接的节点(以下称该节点为PU)为高电平时，输出控制模块会导通，从而能够输出一个移位高电平的脉冲信号。为了避免输出控制模块在一帧内多次输出高电平，需要在输出控制模块输出移位高电平的脉冲信号之后将该节点PU进行一次复位，将该节点PU置为低电平。而为了防止与该节点PU相连的各个模块(比如输入模块)的漏电流导致节点PU的电压在一帧内再次拉高，一般需要在进行一次复位之后对该节点PU继续复位，为了进行这样的复位，现有技术中一般设置加强复位模块和加强复位模块的控制模块(以下称为加强复位控制模块)进行复位，该加强复位控制模块在输出控制模块输出高电平的移位脉冲时，将加强复位模块关断，避免影响输出控制模块的输出，在一次复位之后导通，将加强复位模块开启，对节点PU进行加强复位。

现有技术中的加强复位控制模块一般由多个晶体管组成，导致相应的移位寄存器单元所占用的布局面积较大。

实用新型内容

本实用新型的一个目的是降低移位寄存器单元所占用的布局面积。

第一方面，本实用新型提供了一种移位寄存器单元，包括：输入模块、输出控制模块、复位模块、加强复位模块以及储能模块；所述储能模块的第一端连接第一节点；

所述输入模块连接所述第一节点、第一输入端和第二输入端，适于在所述第二输入端为所述输入模块对应的有效电平时开启，将输入到所述第一输入端的脉冲信号写入第一节点，将所述第一节点置为第一电平；所述脉冲信号的电平为第一电平，同时向所述储能模块的第一端充电；所述脉冲信号的电平为第一电平；

所述输出控制模块连接所述第一节点、第三输入端和驱动信号输出端，适于在所述第一节点为第一电平时，根据输入到所述第三输入端的第一时钟信号向所述驱动信号输出端输出驱动信号；

所述复位模块连接所述第一节点、第四输入端和第五输入端，适于在所述第四输入端输入的复位信号的控制下，根据所述第五输入端输入的第二电平的电压将所述第一节点置为第二电平；

所述加强复位模块连接所述第一节点和第六输入端，适于在所述第一节点为第二电平且所述输入模块关断时，将所述第一节点的电平置为第六输入端所输入的电平。

进一步的，所述第五输入端和所述第六输入端为同一输入端。

进一步的，所述储能模块的第二端连接所述输出端；

所述移位寄存器单元还包括重置模块，所述重置模块连接所述输出端、第七输入端和第八输入端，适于在所述第七输入端输入所述重置模块对应的有效电平且第八输入端输入第二电平时将所述输出端的电平置为第二电平。

进一步的，所述第八输入端与所述第五输入端和/或所述第六输入端为同一输入端。

进一步的，所述第七输入端与所述第四输入端为同一输入端，所述重置模块对应的有效电平与所述复位信号的电平均为第一电平。

进一步的，所述重置模块包括第一晶体管，所述第一晶体管的栅极连接所述第七输入端，源极连接所述输出端，漏极连接第八输入端，所述第一晶体管的导通电平为所述重置模块对应的有效电平。

进一步的，还包括加强重置模块，所述加强重置模块连接第一节点、第九输入端和所述驱动信号输出端，适于在所述第一节点为第二电平且所述第九输入端输入第二电平的电压时将所述驱动信号输出端的电平置为第二电平。

进一步的，所述第九输入端与所述第五输入端和/或所述第六输入端为同一输入端。

进一步的，所述加强重置模块包括第二晶体管，所述第二晶体管的栅极连接所述第一节点，漏极连接所述驱动信号输出端，源极连接所述第九输入端，所述第二晶体管的导通电平为第二电平。

进一步的，所述输入模块包括第三晶体管；

所述第三晶体管的栅极连接所述第二输入端，源极连接所述第一输入端；或者所述第三晶体管的源极连接所述第二输入端，栅极连接所述第一输入端；

所述第三晶体管的漏极连接所述第一节点，导通电平为第一电平。

进一步的，所述加强复位模块包括第四晶体管，所述第四晶体管的栅极和漏极连接所述第一节点，源极连接所述第六输入端，且所述第四晶体管的沟道宽长比小于所述第三晶体管的沟道宽长比，所述第四晶体管的导通电平为第二电平。

进一步的，所述输出控制模块包括第五晶体管；所述第五晶体管的栅极连接所述第一节点，源极连接所述第三输入端，漏极连接所述驱动信号输出端，所述第五晶体管的导通电平为第一电平。

进一步的，所述复位模块包括第六晶体管，所述第六晶体管的栅极连接所述第四输入端，源极连接所述第一节点，漏极连接第五输入端，所述第六晶体管的导通电平为第一电平。

进一步的，所述第一输入端和所述第二输入端为同一输入端，所述输入模块对应的有效电平为第一电平。

进一步的，所述储能模块为电容。

进一步的，所述第一电平为高电平，所述第二电平为低电平。

第四方面，本实用新型提供了一种显示装置，包括上述所述的栅极驱动电路。

本实用新型提供的移位寄存器单元中，加强复位模块与所述第一节点和第六输入端相连，适于在所述第一节点为第二电平且所述输入模块关断时将所述第一节点的电压置为第六输入端输入的电压。这样在输出控制模块输出脉冲信号时，由于第一节点为第一电平，不会导致加强复位模块的开启，从而不会影响输出控制模块输出脉冲信号；在第一节点被复位模块置为第二电平之后，加强复位模块持续导通，通过在第六输入端持续输入第二电平的电压，能够避免第一节点的电荷积累，从而避免第一节点的再次变为第一电平。这样就能够在不设置加强复位控制模块的前提下，完成对第一节点的加强复位。与现有技术中需要设置加强复位控制模块的移位寄存器单元相比，减少了布局面积，有益于显示装置的窄边化。

附图说明

图1为现有技术中一种移位寄存器单元的电路示意图；

图2为对图1中的移位寄存器单元驱动时关键信号和节点的电位变化图；

图3为本实用新型提供的一种移位寄存器单元的结构示意图；

图4为本实用新型提供的另一种移位寄存器单元的结构示意图；

图5为本实用新型提供的一种移位寄存器单元的电路示意图；

图6为对图5中的移位寄存器单元驱动时关键信号和节点的电位变化图。

具体实施方式

下面结合附图和实施例，对本实用新型的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本实用新型的技术方案，而不能以此来限制本实用新型的保护范围。

现有的一种移位寄存器单元的结构可以参考图1，包括M1-M9共9个N型晶体管以及一个电容C1，并具有多个输入端S3，S10、S1、S4和S5，对图1中的移位寄存器单元的驱动过程可以参考图2，在整个驱动过程中，在输入端S3上施加时钟信号，在输入端S10上施加高电平，在S5上施加低电平；在其他输入端S1和S4上则在不同阶段分别施加一个高电平脉冲信号，具体来说：

在第一阶段T1，在输入端S1上施加脉冲信号，在输入端S4上施加低电平，此时晶体管M3导通，节点PU被拉高，此时晶体管M5和晶体管M7也导通；由于此时输入端S3上施加低电平，驱动信号输出端OUTPUT为低电平，此时不输出高电平；由于晶体管M7的导通，导致节点PD为低电平(晶体管M7的沟道宽长比大于晶体管M9的沟道宽长比，即晶体管M7的下拉能力强)，从而使得晶体管M2和M4均关断，另外由于输入端S4施加低电平，晶体管M1和M6也关断；由于晶体管M9的栅极和源极短接，均连接输入端S10，则晶体管M9在各个阶段一直导通，以下不再说明；

在第二阶段T2，在输入端S1和S4上均施加低电平，此时晶体管M5和M7继续导通，除晶体管M9之外的其他各个晶体管均关断，由于此时输入端S3为高电平，驱动信号输出端OUTPUT输出高电平。另外由于电容C1的第二端输入高电平，导致节点PU的电压发生跳变。

在第三阶段T3，在输入端S1上施加低电平，使得晶体管M3关断；同时在输入端S4上施加高电平，此时晶体管M6、M8和晶体管M1均导通，导致节点PU以及驱动信号输出端OUTPUT的电压被拉低，节点PU的电压拉低导致晶体管M7的关断，使得节点PD的电压升高，从而导致晶体管M4和M2导通，且在此之后，节点PU一直保持低电平，从而导致晶体管M7、M2和M4持续导通，从而形成对节点PU的加强复位。

在上述的过程中，晶体管M4起到了加强复位的作用，相当于上述提到的加强复位模块，而晶体管M7、M8和M9则起到了加强复位控制的作用，相当于加强复位控制模块。由于设置这样的加强复位控制模块，导致移位寄存器单元的晶体管数量较多，需要占用较多的布局面积。

为了解决这样的问题，本实用新型的一个方面提供了一种移位寄存器单元，参见图3，该移位寄存器单元包括：

输入模块310、输出控制模块320、复位模块330、加强复位模块340以及储能模块350，并具有驱动信号输出端OUTPUT和第一输入端S1、第二输入端S2、第三输入端S3、第四输入端S4、第五输入端S5和第六输入端S6；储能模块350的第一端连接第一节点PU；

输入模块310连接第一节点PU、第一输入端S1和第二输入端S2，适于在第二输入端S2输入输入模块310对应的有效电平时开启，将输入到第一输入端S1的脉冲信号写入到第一节点PU，将第一节点PU置为第一电平，同时向储能模块330的第一端进行充电；这里的脉冲信号的电平为第一电平；

输出控制模块320连接第一节点PU、第三输入端S3和驱动信号输出端OUTPUT，适于在第一节点PU的电平为第一电平时，根据输入到第三输入端S3的第一时钟信号向驱动信号输出端OUTPUT输出驱动信号；

复位模块330连接第一节点PU、第四输入端S4和第五输入端S5，适于在第四输入端S4输入的第一电平的复位信号的控制下，根据第五输入端S5输入的第二电平的电压，将第一节点PU置为第二电平，并对所述储能模块的第一端放电；这里的第二电平低于第一电平；

加强复位模块340连接第一节点PU和第六输入端S6，适于在第一节点PU为第二电平且输入模块310关断时，将第一节点PU的电压置为且第六输入端S6输入的电压。

本实用新型提供的移位寄存器单元，能够在不设置加强复位控制模块的前提下，完成对第一节点PU的加强复位。与现有技术中需要设置加强复位控制模块的移位寄存器单元相比，减少了布局面积，有益于显示装置的窄边化。

在具体实施时，上述的第五输入端S5和第六输入端S6可以为同一输入端。由于在第五输入端S5需要施加第二电平的电压时，第六输入端S6也刚好需要施加第二电平的电压，而第五输入端S5不需要施加第二电平的电压时，第六输入端S6也刚好不需要施加第二电平的电压，因此将第五输入端S5和第六输入端S6设置为同一输入端不会影响移位寄存器单元的输出，并且由于减少了输入端的数量，能够减少驱动该移位寄存器单元所需要使用的信号线的数量，有助于相应的栅极驱动电路的布局面积和制作难度。

参考图4，在具体实施时，这里的移位寄存器单元中储能模块350的第二端还可以连接驱动信号输出端OUTPUT；

移位寄存器单元还可以包括重置模块360并具有第七输入端S7和第八输入端S8，重置模块360连接驱动信号输出端OUTPUT、第七输入端S7和第八输入端S8，适于在第七输入端S7输入第一电平且第八输入端S8输入第二电平的电压时开启，将驱动信号输出端OUTPUT的电平置为第二电平。

这样，能够使得在驱动信号输出端OUTPUT为第一电平的移位脉冲时，储能模块350的第一端的电压跳变为更高或者更低的电压(如第一电平为高电平，则跳变为更高的电平，若第一电平为低电平，则跳变为更低的电平)，即第一节点PU的电压跳变为更高或者更低的电压，从而使得输出控制模块320更好的开启，避免影响驱动信号输出端OUTPUT输出驱动信号的过程。

在具体实施时，上述的第七输入端S7与上述的第四输入端S4可以为同一输入端，相应的，重置模块360对应的有效电平与复位信号的电平一致，比如均为第一电平；这样可以减少为该移位寄存器单元所需要使用的信号线的数量，降低相应的栅极驱动电路的布局面积。

在具体实施时，这里的重置模块360可以包括一个晶体管(为了便于区分，称为第一晶体管)，第一晶体管的栅极连接第七输入端S7，源极连接驱动信号输出端OUTPUT，漏极连接第八输入端S8，该第一晶体管的导通电平为第一电平。

参考图4，在具体实施时，上述的移位寄存器单元还可以包括加强重置模块370，并具有第九输入端S9，该加强重置模块370连接第一节点PU、第九输入端S9和驱动信号输出端OUTPUT，适于在第一节点PU为第二电平且第九输入端S9输入第二电平的电压时，将驱动信号输出端OUTPUT的电平置为第二电平。

具体来说，这里的加强重置模块370可以包括P型的第二晶体管，第二晶体管的栅极连接第一节点PU，漏极连接驱动信号输出端OUTPUT，源极连接第九输入端S9，第二晶体管的导通电平为第二电平。

在具体实施时，这里的第九输入端S9可以与上述的第五输入端和/或第六输入端和/或第八输入端为同一输入端，这样也能够减少驱动移位寄存器单元所需的信号线的数量。

在具体实施时，上述的输入模块310可以包括N型的第三晶体管，第三晶体管的栅极连接第二输入端S2，源极连接第一输入端S1，或者也可以栅极连接第二输入端S1，源极连接第二输入端S2，漏极连接第一节点PU，第三晶体管的导通电平为第一电平。

在具体实施时，加强复位模块340可以包括第四晶体管，第四晶体管的栅极和漏极连接第一节点PU，源极连接第五输入端S6，且第四晶体管的沟道宽长比小于第三晶体管的沟道宽长比，第四晶体管的导通电平为第二电平。

在具体实施时，输出控制模块320可以包括第五晶体管；第五晶体管的源极连接第三输入端S3，栅极连接第一节点PU，漏极连接驱动信号输出端OUTPUT，第五晶体管的导通电平为第一电平。

在具体实施时，复位模块330可以包括第六晶体管，第六晶体管的源极连接第一节点PU，漏极连接第五输入端S5，栅极连接第四输入端S4，第六晶体管的导通电平为第一电平。

在具体实施时，上述的第一输入端S1和第二输入端S2可以为同一输入端，此时上述的输入模块310对应的有效电平为第一电平。由于输入模块310需要导通时，第一输入端S1和第二输入端S2刚好都需要输入第一电平的电压，而在输入模块310不需要导通时，第一输入端S1和第二输入端S2刚好都不需要输入第一电平的电压，这样两个信号输入端合并为一个信号输入端不会影响相应的移位输出过程，且能够减少所需使用的信号线的数量。

在具体实施时，上述的储能模块可以为电容或者其他具有类似功能的元器件。

在具体实施时，上述的第一电平可以是指高电平，相应的第二电平可以是指低电平。此时上述的第一晶体管、第三晶体管、第五晶体管、第六晶体管可以为N型晶体管，而第二晶体管和第四晶体管可以为P型晶体管。

不难理解的是，上述的N型晶体管是指电压高于其阈值电压时导通的晶体管，P型晶体管是指电压低于其阈值电压时导通的晶体管。相应的，这里的第一电平是指能够使N型晶体管导通而使P型晶体管关断的电压，而第二电平是指能够使N型晶体管关断而使P型晶体管导通的电压。在具体实施时，在一些晶体管中，上述的源极和漏极可以互换。且上述的各个模块并不限于上述的结构，在一些情况下，一些模块的具体结构可能存在不同，比如在一些应用中输入模块可能包含多个晶体管。在能够实现对应的功能的前提下，各个模块的具体结构实际上不会影响本实用新型的实施，相应的均应该落入本实用新型的保护范围。

再一方面，本实用新型提供的一种驱动移位寄存器单元对应的驱动方法，可以用于驱动如图3或图4中所示的移位寄存器单元，该方法包括：

在第一阶段，在第二输入端S2输入输入模块310对应的有效电平使输入模块310开启，在第一输入端S1输入第一电平的脉冲信号使输入模块310将第一节点PU置为第一电平并对储能模块350的第一端充电；

在第二阶段，所述第一节点为第一电平时,导通所述输出控制模块，在第三输入端S3输入第一时钟信号，通过输出控制模块320向驱动信号输出端输出驱动信号；

在第三阶段，在第四输入端S4输入复位信号，并在第五输入端S5输入第二电平的电压，控制复位模块330将第一节点PU置为第二电平并对储能模块350的第一端放电，并在第六输入端S6输入第二电平的电压，使第一节点PU进一步被置为第六输入端S6输入的电压；

在第三阶段以及第三阶段之后，第一节点为第二电平，导通加强复位模块，使加强复位模块340将所述第一节点进一步置为第六输入端输入的电压。

这样，在第一阶段，输入模块310开启将第一节点PU的电平置为第一电平，同时向储能模块充电；在第二阶段，由于第一节点PU为第一电平，输出控制模块导通，且在第三输入端S3输入了相应的第一时钟信号，此时驱动信号输出端OUTPUT输出驱动信号；在第三阶段，复位模块330开启，将第一节点PU拉低，从而加强复位模块340也开启，持续将第一节点PU拉低。这样驱动信号输出端OUTPUT在第二阶段输出第一电平的移位信号时，由于第一节点PU为第一电平，加强复位模块340关断，不会影响输出控制模块320输出驱动信号，而在第三阶段，第一节点PU被复位模块330置为第二电平之后，加强复位模块340持续导通，能够避免第一节点PU的电荷积累，从而避免第一节点PU的再次变为第一电平而导致输出控制模块320再次开启。这样就能够在不设置加强复位控制模块的前提下，完成对第一节点PU的加强复位。与现有技术中需要设置加强复位控制模块的移位寄存器单元相比，减少了布局面积，有益于显示装置的窄边化。

此时，当上述的方法用于驱动包含上述的重置模块360的移位寄存器单元时，比如图4中的移位寄存器单元时，上述的方法还可以包括：在第三阶段，在第七输入端S7输入重置模块360对应的有效电平，并在第八输入端S8输入第二电平，对驱动信号输出端OUTPUT进行重置。通过这种方式，将驱动信号输出端OUTPUT置为第二电平，避免继续输出驱动信号。

下面结合具体的电路图和在移位寄存器单元驱动时关键信号和节点的电位变化图对实用新型提供的一种移位寄存器单元进行及其驱动方法详细说明。假设该实施例中，第一输入端S1和第二输入端S2为同一输入端(以下均表示为S1)，第五输入端S5、第六输入端S6、第八输入端S8和第九输入端S9同一输入端(以下均表示为S5)，上述的第七输入端S7与上述的第四输入端S4为同一输入端(以下均表示为S4)，且第一电平为高电平，第二电平为低电平；则该移位寄存器单元的结构可以参考图5，包括：M1-M6六个晶体管和一个电容C1，并具有第三输入端S3、第一输入端S1、第四输入端S4、第五输入端S5，其中第二晶体管M2和第四晶体管M4为P型晶体管，其他晶体管为N型晶体管，且第三晶体管M3的沟道宽长比大于第四晶体管M4的沟道宽长比；第二晶体管M2的栅极、第三晶体管M3的漏极、第四晶体管M4的漏极和栅极、第五晶体管M5的栅极、第六晶体管M6的源极、电容C1的一端均连接节点PU；第一晶体管M1的漏极、第二晶体管M2的源极、第四晶体管M4的源极、第六晶体管M6的漏极均连接第五输入端S5；第一晶体管M1和第六晶体管M6的栅极均连接第四输入端S4，第三晶体管M3的栅极和源极连接第一输入端S1；第二晶体管M2的漏极和第五晶体管M5的漏极连接驱动信号输出端OUTPUT；第三晶体管M3的栅极和源极连接第一输入端S1；第五晶体管M5的源极连接第三输入端S3。

对图5中的移位寄存器单元的驱动方法可以参考图6，包括：

在第一阶段T1，在第一输入端S1上施加高电平，此时第三晶体管M3导通，开始向连接到电容C1上的第一节点PU充电，这样第一节点PU被置为高电平(虽然在初始阶段，节点PU为低，导致第四晶体管M4也导通，但是由于第三晶体管M3的沟道宽长比大于第四晶体管M4的沟道宽长比，因此仍能够实现对第一节点PU的充电，将第一节点PU置为高电平)，第五晶体管M5也导通，由于第三输入端S3上施加的时钟信号处于低电平，此时驱动信号输出端OUTPUT为低电平；第一节点PU为高电平导致第二晶体管M2和第四晶体管M4关断；同时在第四输入端S4上施加低电平，使得第一晶体管M1和第六晶体管M6均关断。在本阶段及之后的第二阶段、第三阶段以及第三阶段之后，在第五输入端S5输入的电压均为低电平，后续不在赘述。

在第二阶段T2，在第一输入端S1和第四输入端S4上均施加低电平，此时第三晶体管M3、第六晶体管M6和第一晶体管M1均关断。而由于第一节点PU的电压为高，导致第四晶体管M4和第二晶体管M2均关断，保证第一节点PU的电压不会被拉低。第一节点PU的电压为高使得第五晶体管M5继续导通。由于此时第三输入端S3为高电平，驱动信号输出端OUTPUT输出高电平。驱动信号输出端OUTPUT升高为高电平会导致第一节点PU的电压发生跳变(由于第一节点PU浮接，电容C1的两端的压差会保持不变，使得第一节点PU的电压随着驱动信号输出端OUTPUT的电压升高而升高)。第一节点PU的电压的升高能够更好的保证驱动信号输出端OUTPUT稳定输出高电平。

在第三阶段T3，在第一输入端S1上施加低电平，使得第三晶体管M3关断；同时在第四输入端S4上施加高电平，使得第六晶体管M6和第一晶体管M1导通，将第一节点PU以及驱动信号输出端OUTPUT的电平拉低。第一节点PU电压的拉低导致第二晶体管M2和第四晶体管M4导通，且在此之后，第一节点PU一直保持低电平，从而导致第二晶体管M2和第四晶体管M4持续导通，从而形成对第一节点PU的加强复位。

可见，在上述的各个阶段中，第一晶体管M1在第四输入端S4为高电平且第五输入端S5为低电平时，对驱动信号输出端OUTPUT完成了重置，对应于上述的重置模块；第二晶体管M2在第一节点PU为低电平且第五输入端S5为低时，对驱动信号输出端OUTPUT完成了重置，起到对驱动信号输出端OUTPUT的加强重置的功能，对应于上述的加强重置模块；第三晶体管M3在第一输入端S1为高电平时将高电平的驱动信号写入到第一节点PU，从而将第一节点PU置为高电平，同时对电容C1充电，对应于上述的输入模块；第四晶体管M4在第一节点PU为低电平且输入模块310关断时将第一节点PU的电平第六输入端S6所述的低电压，对应于上述的加强复位模块；第五晶体管M5在第一节点PU时根据第一时钟信号输出高电平的驱动信号，对应于上述的输出控制模块；第六晶体管M6在第四输入端S4输入的第一电平的复位信号的控制下将第一节点PU的电压置为且第五输入端S5输入的第二电平的电压，完成了复位，相当于上述的复位模块；电容C1则起到了储能的作用，相当于上述的储能模块。

对照图4和图1可以看出，与现有技术中移位寄存器单元相比，本实用新型提供的移位寄存器单元节省了三个晶体管M7、M8和M9，可以节省了需要占用的布局面积。

第二方面，本实用新型还提供了一种栅极驱动电路，该栅极驱动电路包括多个级联的移位寄存器单元，所述移位寄存器单元为上述任一项所述的移位寄存器单元。不难理解，在具体实施时，上述的各个移位寄存器单元中，除了最后一级和第一级的任意一级移位寄存器单元，其第一输入端与上一级移位寄存器单元的脉冲信号输出端相连，用于接收上一级输出控制模块输出的移位信号，而脉冲信号输出端则与下一级移位寄存器单元的第一输入端相连，用于将移位信号输出到下一级移位寄存器单元，且脉冲信号输出端还与上一级移位寄存器单元的第四输入端相连，用于对上一级移位寄存器单元进行复位。第一级移位寄存器单元的第一输入端则会连接一个起始信号。除第一输入端和第四输入端之外的其他各个输入端可以均连接到对应的信号线。

第三方面，本实用新型还提供了一种显示装置，包括上述所述的栅极驱动电路。

这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

不难理解的是，本实用新型提供的显示装置可以为液晶显示装置，也可以为其他类型的显示装置。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (18)

1.一种移位寄存器单元，其特征在于，包括：输入模块、输出控制模块、复位模块、加强复位模块以及储能模块；所述储能模块的第一端连接第一节点；

所述输入模块连接所述第一节点、第一输入端和第二输入端，适于在所述第二输入端输入所述输入模块对应的有效电平时开启，将输入到所述第一输入端的脉冲信号写入第一节点，将所述第一节点置为第一电平，同时向所述储能模块的第一端充电；所述脉冲信号的电平为第一电平；

所述输出控制模块连接所述第一节点、第三输入端和驱动信号输出端，适于在所述第一节点为第一电平时，根据输入到所述第三输入端的第一时钟信号通过所述输出控制模块向所述驱动信号输出端输出驱动信号；

所述复位模块连接所述第一节点、第四输入端和第五输入端，适于在所述第四输入端输入的复位信号的控制下，根据所述第五输入端输入的第二电平导通所述复位模块，将所述第一节点置为第二电平；

所述加强复位模块连接所述第一节点和第六输入端，适于在所述第一节点为第二电平且所述输入模块关断时，将所述第一节点的电平置为第六输入端所输入的电平。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述第五输入端和所述第六输入端为同一输入端。

3.如权利要求1所述的移位寄存器单元，其特征在于，所述储能模块的第二端连接所述驱动信号输出端；

所述移位寄存器单元还包括重置模块，所述重置模块连接所述驱动信号输出端、第七输入端和第八输入端，适于在所述第七输入端输入所述重置模块对应的有效电平且第八输入端输入第二电平的电压时，将所述驱动信号输出端的电平拉低为第二电平。

4.如权利要求3所述的移位寄存器单元，其特征在于，所述第八输入端与所述第五输入端和/或所述第六输入端为同一输入端。

5.如权利要求3所述的移位寄存器单元，其特征在于，所述第七输入端与所述第四输入端为同一输入端，所述重置模块对应的有效电平与所述复位信号的电平均为第一电平。

6.如权利要求3所述的移位寄存器单元，其特征在于，所述重置模块包括第一晶体管，所述第一晶体管的栅极连接所述第七输入端，源极连接所述输出端，漏极连接第八输入端，所述第一晶体管的导通电平为所述重置模块对应的有效电平。

7.如权利要求1所述的移位寄存器单元，其特征在于，还包括加强重置模块，所述加强重置模块连接第一节点、第九输入端和所述驱动信号输出端，适于在所述第一节点为第二电平且所述第九输入端输入第二电平的电压时将所述输出端的电平置为第二电平。

8.如权利要求7所述的移位寄存器单元，其特征在于，

所述第九输入端与所述第五输入端和/或所述第六输入端为同一输入端。

9.如权利要求7所述的移位寄存器单元，其特征在于，所述加强重置模块包括第二晶体管，所述第二晶体管的栅极连接所述第一节点，漏极连接所述驱动信号输出端，源极连接所述第九输入端，所述第二晶体管的导通电平为第二电平。

10.如权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第三晶体管；

所述第三晶体管的栅极连接所述第二输入端，源极连接所述第一输入端；或者所述第三晶体管的源极连接所述第二输入端，栅极连接所述第一输入端；

所述第三晶体管的漏极连接所述第一节点，导通电平为第一电平。

11.如权利要求10所述的移位寄存器单元，其特征在于，所述加强复位模块包括第四晶体管，所述第四晶体管的栅极和漏极连接所述第一节点，源极连接所述第六输入端，且所述第四晶体管的沟道宽长比小于所述第三晶体管的沟道宽长比，所述第四晶体管的导通电平为第二电平。

12.如权利要求1所述的移位寄存器单元，其特征在于，所述输出控制模块包括第五晶体管；所述第五晶体管的栅极连接所述第一节点，源极连接所述第三输入端，漏极连接所述输出端，所述第五晶体管的导通电平为第一电平。

13.如权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括第六晶体管，所述第六晶体管的栅极连接所述第四输入端，源极连接所述第一节点，漏极连接第五输入端，所述第六晶体管的导通电平为第一电平。

14.如权利要求1所述的移位寄存器单元，其特征在于，所述第一输入端和所述第二输入端为同一输入端，所述输入模块对应的有效电平为第一电平。

15.如权利要求1所述的移位寄存器单元，其特征在于，所述储能模块为电容。

16.如权利要求1-15任一项所述的移位寄存器单元，其特征在于，所述第一电平为高电平，所述第二电平为低电平。

17.一种栅极驱动电路，其特征在于，包括多个级联的移位寄存器单元，所述移位寄存器单元为如权利要求1-16任一项所述的移位寄存器单元。

18.一种显示装置，其特征在于，包括如权利要求17所述的栅极驱动电路。