CN204927283U - 改良的载板级嵌入式半导体封装结构 - Google Patents

改良的载板级嵌入式半导体封装结构 Download PDF

Info

Publication number
CN204927283U
CN204927283U CN201520601244.5U CN201520601244U CN204927283U CN 204927283 U CN204927283 U CN 204927283U CN 201520601244 U CN201520601244 U CN 201520601244U CN 204927283 U CN204927283 U CN 204927283U
Authority
CN
China
Prior art keywords
circuit board
semiconductor chip
opening
support plate
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520601244.5U
Other languages
English (en)
Inventor
蔡亲佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Rongcheng Semiconductor Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201520601244.5U priority Critical patent/CN204927283U/zh
Application granted granted Critical
Publication of CN204927283U publication Critical patent/CN204927283U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本实用新型公开了一种改良的载板级嵌入式半导体封装结构，包括：电路板；设于所述电路板内的用以容置半导体芯片的开口或空腔；设置于所述电路板第一表面的模块对位标识；设置于开口或空腔内的半导体芯片，所述半导体芯片的电极表面至少自所述电路板第二表面露出，并与该第二表面或所述电路板的最低表面处于同一平面；封装材料，用以覆盖电路板的第一表面、模块对位标识及填充开口或空腔内未被半导体芯片占据的空间；以及对应设置在所述半导体芯片电极上方的UBM结构。本实用新型能够有效改善带有铝基金属顶层的半导体芯片与载板级半导体芯片嵌入式封装工艺的兼容性问题。

Description

改良的载板级嵌入式半导体封装结构
技术领域
本实用新型涉及一种改良的电路板封装结构，特别是涉及一种带有UBM(UnderBμmpMetal，凸点下金属)结构的载板级嵌入式封装结构及其制作方法。
背景技术
目前，引线键合技术普遍被应用于半导体芯片的封装过程中。例如，现有半导体IC封装通常采用引线键合技术实现芯片上触盘与封装内部走线之间的互连。然则，这些技术都存在不足之处，包括：
1、引线键合技术为基于单芯片的线键合连接，且针对单芯片上多I/Opad(电极)数的多线键合是非同步的，工艺速度慢。
2、采用线结合技术及芯片置于载板上的技术，最终形成的封装结构的厚度较大。
3、这种封装形式的成本高。
另外，半导体芯片的顶层电极(BondingPad)材料通常是铝基金属顶层，例如Al，AlSi，AlSiCu等，铝基金属材料容易受到酸碱溶液的腐蚀，与芯片嵌入式封装工艺兼容度不佳，而目前也被广泛应用半导体芯片的新型封装方式Flip-chip(倒装芯片技术)用凸点代替传统封装所用的WB金线，提高了电流的传输效率，且封装成型后的元件体积也显著减小，然而该技术需要在铝基金属顶层表面做UBM(UnderBμmpMetal：凸点下金属)处理后再进一步生长铜柱，其采用的铜柱技术及后续锡焊接通常工艺复杂、成本高。
因此亟需提供一种新型的半导体芯片封装结构及工艺来解决上述问题。
实用新型内容
本实用新型所要解决的技术问题是提供一种改良的载板级嵌入式半导体封装结构，能够有效改善带有铝基金属顶层的半导体芯片与载板级半导体芯片嵌入式封装工艺的兼容性问题。
为解决上述技术问题，本实用新型采用的一个技术方案之中提供的一种改良的载板级嵌入式半导体封装结构包括：
电路板；
设于所述电路板内的、至少一个用以容置半导体芯片的开口或空腔；
设置于所述开口或空腔内的半导体芯片，所述半导体芯片的电极表面至少自所述电路板第二表面露出，并与所述电路板第二表面或所述电路板的最低表面处于同一平面；
封装材料，至少用以覆盖所述电路板的第一表面、模块对位标识及填充所述开口或空腔内未被所述芯片占据的空间；
以及，对应设置在半导体芯片的电极上方的UBM结构。
在一较佳实施例中，所述电路板第一表面还设置有模块对位标识，所述模块对位标识表面与电路板第二表面分别对应所述电路板的最高表面与最低表面。
在一较佳实施例中，所述电路板上单位模块区域有至少一个开口或空腔。
进一步的，所述单位模块区域内单个开口或空腔内容置至少一个半导体芯片。
在一较佳实施例中，所述开口或空腔在竖直方向上的最高表面和最低表面分别为所述电路板的最高表面或所述模块对位标识表面和所述电路板的第二表面或其最低表面，而所述开口或空腔在水平方向上的边界为所述电路板在第一表面和第二表面之间的开口或空腔之侧壁，同时所述开口或空腔包括第一空间和第二空间，其中所述第一空间分布在所述电路板的第一表面和第二表面之间，所述第二空间分布在所述电路板的第一表面与所述模块对位标识表面之间，且所述第一空间的侧壁为所述电路板第一表面和第二表面之间的电路板连续截面，而所述第二空间无侧壁。
在一较佳实施例中，所述的半导体芯片电极是铝基金属顶层，所述铝基金属可选自但不限于铝金属、铝硅合金金属、铝硅铜合金金属及其它含铝的合金金属。
在一较佳实施例中，所述的半导体芯片电极之铝基金属顶层上的UBM结构包含防扩散金属层和导电金属层的组合，但不限于此。
进一步的，所述粘合或防扩散金属层直接覆盖电极之铝基金属顶层，所述粘合或防扩散金属层材料可选自但不限于镍、钛、镍铬合金和钛钨合金等；而所述导电金属层直接覆盖粘合或防扩散金属层，所述导电金属层的材料可选自但不限于铜、金等。
在一较佳实施例中，所述的半导体芯片电极之铝基金属顶层上的UBM结构包含非电镀的镍金属层和金金属层的组合。其中，镍金属层首先在电极之铝基金属顶层上通过化镍工艺沉积生成，而金金属层在镍金属层上通过浸金工艺完成沉积。
在一较佳实施例中，先在所述半导体芯片的电极上进行UBM生成工艺，形成UBM结构，再在所述电路板第二表面、半导体芯片及与所述电路板第二表面共平面的封装材料表面上覆盖一层积聚层，并将所述半导体芯片UBM上方的积聚层去除形成开口。
进一步的，所述积聚层材料可选自但不限于ABF绝缘材料、含玻璃纤维绝缘材料、光敏感绝缘材料。
进一步的，在所述积聚层表面设有第一线路层，且所述第一线路层经所述积聚层的开口与UBM表面电气连接。
进一步的，所述封装结构还可包括：焊接掩膜，用以覆盖所述积聚层以及积聚层上的第一线路层。
进一步的，所述封装结构还可包括：焊点阵列，其设置在覆盖所述积聚层和积聚层上的第一线路层表面的焊接掩膜开口中并与所述第一线路层电连接，所述焊点阵列包括球栅阵列或触点阵列。
本实用新型采用的另一个技术方案之中提供的一种改良的载板级嵌入式半导体封装结构包括：
电路板；
设于所述电路板内的、至少一个用以容置半导体芯片的开口或空腔；
设置于所述开口或空腔内的半导体芯片，所述半导体芯片的电极表面至少自所述电路板第二表面露出，并与所述电路板第二表面或所述电路板的最低表面处于同一平面；
封装材料，至少用以覆盖所述电路板的第一表面、模块对位标识及填充所述开口或空腔内未被所述芯片占据的空间；
以及，对应设置在半导体芯片的电极上方的UBM结构。
在一较佳实施例中，所述电路板第一表面还设置有模块对位标识，所述模块对位标识表面与电路板第二表面分别对应所述电路板的最高表面与最低表面。
在一较佳实施例中，所述电路板上单位模块区域有至少一个开口或空腔。
进一步的，所述单位模块区域内单个开口或空腔内容置至少一个半导体芯片。
在一较佳实施例中，所述开口或空腔在竖直方向上的最高表面和最低表面分别为所述电路板的最高表面或所述模块对位标识表面和所述电路板的第二表面或其最低表面，而所述开口或空腔在水平方向上的边界为所述电路板在第一表面和第二表面之间的开口或空腔之侧壁，同时所述开口或空腔包括第一空间和第二空间，其中所述第一空间分布在所述电路板的第一表面和第二表面之间，所述第二空间分布在所述电路板的第一表面与所述模块对位标识表面之间，且所述第一空间的侧壁为所述电路板第一表面和第二表面之间的电路板连续截面，而所述第二空间无侧壁。
在一较佳实施例中，所述的半导体芯片电极是铝基金属顶层，所述铝基金属可选自但不限于铝金属、铝硅合金金属、铝硅铜合金金属及其它含铝的合金金属。
在一较佳实施例中，所述的半导体芯片电极之铝基金属顶层上的UBM结构包含防扩散金属层和导电金属层的组合，但不限于此。
进一步的，所述粘合或防扩散金属层直接覆盖电极之铝基金属顶层，所述粘合或防扩散金属层材料可选自但不限于镍、钛、镍铬合金、镍钒合金和钛钨合金等；而所述导电金属层直接覆盖粘合或防扩散金属层，所述导电金属层的材料可选自但不限于铜、金等。
在一较佳实施例中，所述的半导体芯片电极之铝基金属顶层上的UBM结构包含非电镀的镍金属层和金金属层的组合。其中，镍金属层首先在电极之铝基金属顶层上通过化镍工艺沉积生成，而金金属层在镍金属层上通过浸金工艺完成沉积。
在一较佳实施例中，在电路板的第二表面、半导体芯片及与第二表面共平面的封装材料表面上覆盖有至少一积聚层，所述积聚层在半导体芯片的电极表面上方区域有开口，且UBM结构位于半导体芯片的电极表面上且被限制于积聚层开口内，所述UBM金属层和电极之铝基金属顶层直接电性接触。
进一步的，所述积聚层材料可选自但不限于ABF绝缘材料、含玻璃纤维绝缘材料、光敏感绝缘材料等。
进一步的，在所述积聚层表面设有第一线路层，且所述第一线路层经所述积聚层的开口与UBM表面电气连接。
进一步的，所述封装结构还可包括：焊接掩膜，用以覆盖所述积聚层以及积聚层上的第一线路层。
进一步的，所述封装结构还可包括：焊点阵列，其设置在覆盖所述积聚层和积聚层上的第一线路层表面的焊接掩膜开口中并与所述第一线路层电连接，所述焊点阵列包括球栅阵列或触点阵列。
本实用新型还提供了制作所述改良的载板级嵌入式半导体封装结构的方法，其包括以下步骤：
(1)提供电路板，所述电路板上设置有至少一个用于容置半导体芯片的开口或空腔，且在所述电路板的第一表面上于单独封装之模块区域的四周或单独封装子模块内的开口或空腔四周设置有模块对位标识；
(2)在所述电路板的第二表面上贴附粘接膜，并将所述芯片置入所述开口或空腔，且使所述半导体芯片带有电极的一面与粘接膜粘接固定；
(3)至少在所述电路板的第一表面、模块对位标识及所述开口或空腔上施加封装材料，使所述电路板的第一表面、模块对位标识被封装材料覆盖，以及使所述开口或空腔被封装材料及所述半导体芯片完全填充；
(4)去除所述粘接膜，并将所述电路板翻转；
(5)在所述电路板第二表面、半导体芯片及与所述电路板第二表面共平面的封装材料表面上覆盖一层以上积聚层，并将所述半导体芯片电极上方的积聚层去除形成开口，
在所述积聚层开口内及所述半导体芯片的电极上进行UBM生成工艺，形成UBM结构；
或者，
直接先在所述半导体芯片的电极上进行UBM生成工艺，形成UBM结构，再在所述电路板第二表面、半导体芯片、UBM结构及与所述电路板第二表面共平面的封装材料表面上覆盖一层以上积聚层，并将所述半导体芯片UBM上方的积聚层去除形成开口；
(6)在所述UBM结构表面所述积聚层上依次形成防扩散TiW金属层和铜层；
(7)在积聚层上加工形成第一线路层；
(8)在所述积聚层以及积聚层上的第一线路层上设置焊接掩膜，以及在覆盖所述积聚层和积聚层上的第一线路层表面的焊接掩膜开口中设置焊点阵列，并使所述焊点阵列与第一线路层电连接。
进一步的，所述UBM生成工艺包括以下步骤：
(1)在所述半导体芯片的电极上形成厚度为5～15μm的镍层；
(2)在所述镍层之上形成厚度为0.05～0.2μm的Au层。
与现有技术相比，本实用新型至少具有如下优点：
(1)通过UBM结构有效改善了带有铝基金属(例如AlSi)的电极的半导体芯片与载板级半导体芯片嵌入式封装工艺的兼容性；
(2)所述改良的载板级嵌入式半导体封装结构具有高的生产效率和优良性能，且成本低廉；
(3)所述改良的载板级嵌入式半导体封装结构的制作过程是高生产速度的载板级封装过程，明显优于基于单芯片键合连线工艺的低效率生产过程。
附图说明
图1a-图1d是所述电路板上不同种类开口或空腔的模块及其容置半导体芯片的示意图；
图2是本实用新型一较佳实施例中具有开口或空腔以及线路板衬底的横向剖视图；
图3a-图3b是本实用新型一较佳实施例中半导体芯片以电极面朝下的状态置入开口或空腔中的示意图；
图4是以封装材料封装图3b所示器件的示意图；
图5是去除图4所示器件中的粘接膜并将之倒置的示意图；
图6a-图6d是在图5所示器件上设置镍层、Au层及积聚层并形成积聚层开口的一较佳实施例的示意图；
图7a-图7b是在图6d所示器件上设置NiCr或TiW的粘合层、Cu层的示意图；
图8是在图7b所示器件之UBM结构上形成第一线路层的一较佳实施例的示意图；
图9a-图9b是在图5所示器件上设置积聚层并形成积聚层开口的另一较佳实施例的示意图；
图10a-图10d是在图9b所示器件的积聚层开口内设置镍层、Au、NiCr或TiW的粘合层及Cu层的示意图；
图11是在图10d所示器件之UBM结构上形成第一线路层的另一较佳实施例的示意图；
图12a-图12b是在图8或图11所示器件上设置焊接掩膜和焊点阵列的示意图；
附图中各部件的标记如下：1-电路板，11-第一表面，12-第二表面，2-开口或空腔，21-第一空间，22-第二空间，3-半导体芯片，31-半导体芯片电极，4-模块对位标识，5-粘接膜，6-封装材料，7-积聚层，71-积聚层开口，8-UBM结构，81-镍层，82-Au层，83-NiCr或TiW的粘合层，84-Cu层，9-第一线路层，100-焊接掩膜，101-焊接掩膜开口，102-焊点阵列、L-横向、V-纵向。
具体实施方式
下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。
下面结合附图对本实用新型的较佳实施例进行详细阐述，以使本实用新型的优点和特征能更易于被本领域技术人员理解，从而对本实用新型的保护范围做出更为清楚明确的界定。
本实用新型的一个方面提供了一种改良的载板级嵌入式半导体封装结构，包括：
电路板1，亦即用于封装IC的载板，包括第一表面11、第二表面12；
设于所述电路板1内的、至少一个用以容置半导体芯片3的开口或空腔2；所述电路板1上单位模块区域有至少一个开口或空腔2，所述单位模块区域内一个开口或空腔2可容置至少一个半导体芯片3，或者所述单位模块区域内有两个以上的开口或空腔2分别容置两个以上的半导体芯片3，且至少有一个半导体芯片3的电极31表面与电路板1的第二表面12共平面，请参阅图1a-图1d，图12a等；
设置于所述电路板1第一表面11的模块对位标识4，所述模块对位标识4表面与电路板1的第二表面12分别对应所述电路板1的最高表面与最低表面；所述模块对位标识4用以实现精确的倒装芯片布置和导电线路互连，全部标识或部分标识同时成为连接线路和提供导电功能；
半导体芯片3，设置于所述开口或空腔2内，所述芯片3的电极31表面至少自所述电路板第二表面12露出，并与所述第二表面12或所述电路板1的最低表面处于同一平面；所述的半导体芯片电极31是铝基金属顶层，铝基金属包括铝金属、铝硅合金金属、铝硅铜合金金属或者其它含铝的合金金属；
封装材料6，至少用以覆盖所述电路板1的第一表面11、模块对位标识4及填充所述开口或空腔2内未被所述芯片3占据的空间；
以及，在半导体芯片的电极31上方设置有对应的UBM结构8。
其中，所述开口或空腔2在竖直方向上的最高表面和最低表面分别为所述电路板1的最高表面或所述模块对位标识4表面和所述电路板1的第二表面12或其最低表面，而所述开口或空腔2在水平方向上的边界为所述电路板1在第一表面11和第二表面12之间的开口或空腔2之侧壁，同时所述开口或空腔2包括第一空间21和第二空间22，其中所述第一空间21分布在所述电路板1的第一表面11和第二表面12之间，所述第二空间22分布在所述电路板1的第一表面11与所述模块对位标识4表面之间，且所述第一空间21的侧壁为所述电路板第一表面11和第二表面12之间的电路板1连续截面，而所述第二空间21无侧壁。
进一步的，所述半导体芯片电极31之铝基金属顶层上的UBM结构8可以是非电镀的镍和金的两层金属层，其中镍金属层首先在电极31之铝基金属顶层上通过化镍工艺沉积生成，金金属层在镍金属层上通过浸金工艺完成沉积。
或者，所述的半导体芯片电极31之铝基金属顶层上的UBM结构8可以是粘合或防扩散金属层和导电金属层的两层金属结构，但不限于此。
进一步的，所述粘合或防扩散金属层是直接覆盖电极31之铝基金属顶层的，该粘合或防扩散金属层材料可以是镍、钛、镍铬合金或者钛钨合金；而所述导电金属层是直接覆盖粘合或防扩散金属层的，该导电金属层可以是铜或金。
在所述改良的载板级嵌入式半导体封装结构中，在所述电路板1的第二表面12、半导体芯片3及与第二表面12共平面的封装材料6表面上覆盖有一层积聚层7，所述积聚层7在半导体芯片3的电极31表面上方区域有开口71，且UBM结构8位于半导体芯片3的电极31表面上且被限制于积聚层开口71、所述UBM金属层和电极31之铝基金属顶层直接接触，实现电气互通。所述积聚层7材料是ABF绝缘材料、含玻璃纤维的环氧树脂类绝缘材料、或光敏感绝缘材料等。在所述积聚层7表面还设有第一线路层9，且所述第一线路层9经所述积聚层7的开口71与UBM表面电气连接，所述第一线路层9亦可称为RDL(重布线层)。
进一步的，所述改良的载板级嵌入式半导体封装结构还可包括焊接掩膜100，用以覆盖所述积聚层7以及积聚层7上的第一线路层9；还包括焊点阵列102，其设置在覆盖所述积聚层7和积聚层7上的第一线路层9表面的焊接掩膜开口101中并与所述积聚层7电连接，所述焊点阵列102包括球栅阵列BGA(BallGridArray)或触点阵列LGA(LandGridArray)。
本实用新型的另一方面还提供了制作所述改良的载板级嵌入式半导体封装结构的方法，其可以多种方式实现。
例如，其中的一种实现方式可以包括以下步骤：
(1)提供电路板1，所述电路板1上设置有至少一个用于容置半导体芯片3的开口或空腔2，且在所述电路板1的第一表面11上、单独载板级封装模块区域的四周，或单独载板级封装模块内的开口或空腔2四周设置有模块对位标识4，请参阅图1a-图1d及图2；
(2)在所述电路板1的第二表面12上贴附粘接膜5，并将所述芯片3以倒置形态置入所述开口或空腔2，且使所述芯片3的电极31与粘接膜5粘接固定，请参阅图3a、图3b；
(3)至少在所述电路板1的第一表面11、模块对位标识4及所述开口或空腔2上施加封装材料6，使所述电路板1的第一表面11、模块对位标识4被封装材料6覆盖，以及使所述开口或空腔2被封装材料6及所述芯片3完全填充，请参阅图4；
在该步骤中，还可对封装材料6进行平整化处理。
其中，封装材料6可以是模塑化合物(Moldingcompound)、环氧树脂、或环氧树脂/填料复合物等，其填充到空腔2以及作为一个平坦堆积层而覆盖第一表面11。
(4)去除所述粘接膜5，并将上述电路板1翻转，请参阅图5；
(5)请参阅图6a-图6d，在半导体芯片3的电极31上化学镀镍，镍层81的厚度为5～15μm，并在镍层81之上溅射沉积Au，Au层82的厚度为0.05～0.2μm，再在所述电路板1的第二表面12、半导体芯片3及与第二表面12共平面的封装材料6表面上覆盖有一层积聚层7，并将半导体芯片电极31上方的积聚层7去除形成开口71，形成的开口71方式包括激光打孔、光刻；
(6)请参阅图7a-图7d，在上述步骤(5)中的Au层82和积聚层的开口71上溅射NiCr或TiW的粘合层83，该粘合层83的厚度为50～100nm，并在NiCr或TiW的粘合层83上镀铜形成Cu层84，铜层84的厚度为0.5～2μm。
(7)在积聚层7上形成第一线路层9，亦可称为RDL(重布线层)，请参阅图8，其形成方法包括干膜压合、曝光图案、显影、镀铜、去膜、铜蚀刻；或者镀铜、干膜压合、曝光图案、显影、铜刻蚀、去膜；
(8)在所述积聚层7以及积聚层7上的第一线路层9上设置焊接掩膜100，以及在覆盖所述积聚层7和积聚层7上的第一线路层9表面的焊接掩膜开口101中设置焊点阵列102，并使所述焊点阵列102与第一线路层9电连接，请参阅图12a-图12b。其中，焊接掩膜100可通过涂布或复合、光刻和退火形成，焊点阵列102通过在第一线路层9上的焊接掩膜100光刻形成孔洞、将球状矩阵(BGA)或触点矩阵(LGA)嵌入相应孔洞形成。
又例如，其中的另一种实现方式可以包括以下步骤：
(1)提供电路板1，所述电路板1上设置有至少一个用于容置半导体芯片的开口或空腔2，且在所述电路板的第一表面11上、单独载板级封装模块区域的四周，或单独载板级封装模块内的开口或空腔四周设置有模块对位标识4，请参阅图1a-图2；
(2)在所述电路板的第二表面12上贴附粘接膜5，并将所述芯片3以倒置形态置入所述开口或空腔2，且使所述芯片3的带有电极31的一面与粘接膜5粘接固定，请参阅图3a-图3b；
(3)至少在所述电路板1的第一表面11、模块对位标识4及所述开口或空腔2上施加封装材料6，使所述电路板1的第一表面11、模块对位标识4被封装材料6覆盖，以及使所述开口或空腔2被封装材料6及所述芯片3完全填充，请参阅图4；
在该步骤中，还可对封装材料6进行平整化处理。
其中，封装材料6可以是模塑化合物(MoldingCompound)、环氧树脂、或环氧树脂/填料复合物等，其填充到空腔2以及作为一个平坦堆积层而覆盖第一表面11。
(4)去除所述粘接膜5，并将上述电路板1翻转，请参阅图5；
(5)在所述电路板的第二表面12、半导体芯片3及与第二表面12共平面的封装材料6表面上覆盖有一层积聚层7，并将半导体芯片电极31上方的积聚层7去除形成开口71，形成的开口71方式包括激光打孔、光刻，请参阅图9a-图9b；
(6)在积聚层开口71及半导体芯片3的电极31上进行UBM工艺，形成UBM结构8，请参阅图10a～10d；
其中，所述UBM工艺包括以下步骤：
(a)在半导体芯片3的电极31上化学镀镍，其覆盖所述积聚层开口71内半导体芯片电极31的全部，镍层81的厚度为5～15μm，如图10a所示；
(b)在步骤(1)中的镍层81之上溅射沉积Au，Au层82的厚度为0.05～0.2μm，如图10b所示；
(c)在步骤(2)中的Au层82和积聚层7的开口71上溅射沉积NiCr或TiW的粘合层83，该粘合层83的厚度为50～100nm，如图10c所示；
(d)在步骤(3)中的NiCr或TiW的粘合层83上溅射沉积形成Cu层84，铜层84的厚度为0.5～2μm，如图10d所示。
(7)在积聚层7上形成第一线路层9，亦可称为RDL(重布线层)，请参阅图11，其形成方法包括干膜压合、曝光图案、显影、镀铜、去膜、铜蚀刻；或者镀铜、干膜压合、曝光图案、显影、铜刻蚀、去膜；
(8)在所述积聚层7以及积聚层7上的第一线路层9上设置焊接掩膜100，以及在覆盖所述积聚层7和积聚层7上的第一线路层9表面的焊接掩膜开口101中设置焊点阵列102，并使所述焊点阵列102与第一线路层9电连接，请参阅图12a、图12b。其中，焊接掩膜100可通过涂布、光刻，显影，曝光固化和烘烤形成，焊点阵列102通过在第一线路层9上的焊接掩膜100光刻形成孔洞、将球状矩阵(BGA)或触点矩阵(LGA)嵌入相应孔洞形成。
本实用新型通过UBM结构有效改善带有AlSi电极的半导体芯片3与载板级半导体芯片嵌入式封装工艺的兼容性问题。
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。

Claims (12)

1.一种改良的载板级嵌入式半导体封装结构，其特征在于包括：
电路板；
设于所述电路板内的、至少一个用以容置半导体芯片的开口或空腔；
设置于所述开口或空腔内的半导体芯片，所述半导体芯片电极表面至少自所述电路板第二表面露出，并与所述电路板第二表面或所述电路板的最低表面处于同一平面；
封装材料，至少用以覆盖所述电路板第一表面、模块对位标识及填充所述开口或空腔内未被所述半导体芯片占据的空间；
以及，对应设置在所述半导体芯片电极上方的UBM结构。
2.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述电路板第一表面设置有模块对位标识，所述模块对位标识表面与电路板第二表面分别对应所述电路板的最高表面与最低表面。
3.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述电路板上单位模块区域设有至少一个开口或空腔。
4.根据权利要求3所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述单位模块区域内的单个开口或空腔内容置有至少一半导体芯片。
5.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述开口或空腔在竖直方向上的最高表面和最低表面分别为所述电路板的最高表面或所述模块对位标识表面和所述电路板的第二表面或其最低表面，而所述开口或空腔在水平方向上的边界为所述电路板在第一表面和第二表面之间的开口或空腔之侧壁，同时所述开口或空腔包括第一空间和第二空间，其中所述第一空间分布在所述电路板的第一表面和第二表面之间，所述第二空间分布在所述电路板的第一表面与所述模块对位标识表面之间，且所述第一空间的侧壁为所述电路板第一表面和第二表面之间的电路板连续截面，而所述第二空间无侧壁。
6.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述半导体芯片电极包括铝基金属顶层。
7.根据权利要求6所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述半导体芯片电极上的UBM结构包含具有抑制异质金属原子扩散功能的防扩散金属层和具有导电功能的导电金属层的组合，所述防扩散金属层直接覆盖铝基金属顶层，而所述导电金属层则覆盖防扩散金属层。
8.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，有至少一积聚层直接覆盖所述电路板第二表面、所述半导体芯片、所述半导体芯片电极上的UBM结构及与第二表面共平面的封装材料表面，所述积聚层在UBM结构表面上方区域设有开口。
9.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，有至少一积聚层直接覆盖电路板的第二表面、半导体芯片及与第二表面共平面的封装材料表面，所述积聚层在半导体芯片电极表面上方区域有开口，且UBM结构位于所述半导体芯片的电极表面上且被限制于积聚层开口内。
10.根据权利要求8或9所述的改良的载板级嵌入式半导体封装结构，其特征在于，在所述积聚层表面设有第一线路层，且所述第一线路层经所述积聚层的开口与UBM表面电气连接。
11.根据权利要求10所述的改良的载板级嵌入式半导体封装结构，其特征在于，还包括：焊接掩膜，用以覆盖所述积聚层以及积聚层上的第一线路层。
12.根据权利要求11所述的改良的载板级嵌入式半导体封装结构，其特征在于，还包括：焊点阵列，其设置在覆盖所述积聚层和积聚层上的第一线路层表面的焊接掩膜开口中并与所述第一线路层电连接，所述焊点阵列包括球栅阵列或触点阵列。
CN201520601244.5U 2015-08-11 2015-08-11 改良的载板级嵌入式半导体封装结构 Active CN204927283U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201520601244.5U CN204927283U (zh) 2015-08-11 2015-08-11 改良的载板级嵌入式半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520601244.5U CN204927283U (zh) 2015-08-11 2015-08-11 改良的载板级嵌入式半导体封装结构

Publications (1)

Publication Number Publication Date
CN204927283U true CN204927283U (zh) 2015-12-30

Family

ID=54976390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520601244.5U Active CN204927283U (zh) 2015-08-11 2015-08-11 改良的载板级嵌入式半导体封装结构

Country Status (1)

Country Link
CN (1) CN204927283U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206597A (zh) * 2015-08-11 2015-12-30 蔡亲佳 带有ubm结构的载板级嵌入式封装结构及其制作方法
CN107680929A (zh) * 2017-09-05 2018-02-09 深圳先进技术研究院 电子封装体的定位方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206597A (zh) * 2015-08-11 2015-12-30 蔡亲佳 带有ubm结构的载板级嵌入式封装结构及其制作方法
CN107680929A (zh) * 2017-09-05 2018-02-09 深圳先进技术研究院 电子封装体的定位方法

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
CN103681607B (zh) 半导体器件及其制作方法
US9721925B2 (en) Semiconductor device and method of forming overlapping semiconductor die with coplanar vertical interconnect structure
CN203644756U (zh) 半导体装置
KR101476894B1 (ko) 다중 다이 패키징 인터포저 구조 및 방법
US8866294B2 (en) Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
US7838978B2 (en) Semiconductor device
CN109841603A (zh) 封装结构及其制造方法
CN105070671A (zh) 一种芯片封装方法
US20070278701A1 (en) Semiconductor package and method for fabricating the same
CN103996663A (zh) 半导体模块及其形成方法
US20200321269A1 (en) Chip to Lead Interconnect in Encapsulant of Molded Semiconductor Package
US7498199B2 (en) Method for fabricating semiconductor package
CN105977220A (zh) 半导体封装组件
CN104795380A (zh) 一种三维封装结构
US10115673B1 (en) Embedded substrate package structure
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
CN204927283U (zh) 改良的载板级嵌入式半导体封装结构
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
US11862585B2 (en) Semiconductor package structures and methods of manufacturing the same
CN207517664U (zh) 封装结构及半导体元件
CN103887187B (zh) 半导体封装结构的形成方法
CN107221516B (zh) 一种气密性影像芯片封装结构及其制作方法
CN108183096A (zh) 封装结构及其制备方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200611

Address after: 313200 No. 926 Changhong East Street, Fuxi Street, Deqing County, Huzhou City, Zhejiang Province (Mogan Mountain National High-tech Zone)

Patentee after: Zhejiang Rongcheng Semiconductor Co., Ltd

Address before: Suzhou City, Jiangsu province 215000 Suzhou Industrial Park South Pavilion rain Street No. 18 building 6 room 1503 apartment essence

Patentee before: Cai Qinjia