CN204883674U - 现场可编程门阵列的配置电路、射频单元和磁共振系统 - Google Patents

现场可编程门阵列的配置电路、射频单元和磁共振系统 Download PDF

Info

Publication number
CN204883674U
CN204883674U CN201520276037.7U CN201520276037U CN204883674U CN 204883674 U CN204883674 U CN 204883674U CN 201520276037 U CN201520276037 U CN 201520276037U CN 204883674 U CN204883674 U CN 204883674U
Authority
CN
China
Prior art keywords
memory device
configuration file
stored
fpga module
firmware
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520276037.7U
Other languages
English (en)
Inventor
朱文斌
谢树群
于海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Shenzhen Magnetic Resonance Ltd
Original Assignee
Siemens Shenzhen Magnetic Resonance Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Shenzhen Magnetic Resonance Ltd filed Critical Siemens Shenzhen Magnetic Resonance Ltd
Priority to CN201520276037.7U priority Critical patent/CN204883674U/zh
Application granted granted Critical
Publication of CN204883674U publication Critical patent/CN204883674U/zh
Priority to US15/142,319 priority patent/US10387357B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Stored Programmes (AREA)
  • Logic Circuits (AREA)
  • Computer Security & Cryptography (AREA)

Abstract

本实用新型实施方式公开了现场可编程门阵列的配置电路、射频单元和磁共振系统。配置电路包括：至少两个现场可编程门阵列(FPGA)模块，每个FPGA模块分别连接到总线；至少两个存储设备，每个存储设备分别存储有配置文件；至少两个FPGA模块中的一个分别与至少两个存储设备连接；输入端，分别与至少两个存储设备相连接，提供用于从至少两个存储设备中选择一个的选择信号；其中与至少两个存储设备连接的FPGA模块，用于读取在基于所述选择信号选中的存储设备中存储的配置文件，并经由该总线将读取的配置文件发送到除与至少两个存储设备连接的FPGA模块之外的FPGA模块。

Description

现场可编程门阵列的配置电路、射频单元和磁共振系统
技术领域
本实用新型涉及电子元件技术领域，特别是涉及一种现场可编程门阵列(Field-ProgrammableGateArray，FPGA)的配置电路、射频单元和磁共振系统。
背景技术
现场可编程门阵列(FPGA)是一种可编程器件。与传统逻辑电路和门阵列不同，FPGA利用小型查找表实现组合逻辑。每个查找表连接到一个D触发器的输入端，D触发器驱动其他逻辑电路或驱动I/O，从而构成既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块。
主从(master-slave)模式的FPGA架构目前较普遍。在主从模式的FPGA架构中，主FPGA模块负责从存储设备读取配置文件，并基于配置文件自启动及启动从FPGA模块。
当主从模式的FPGA架构没有外部时钟信号输入时，主FPGA模块从存储有固件(firmware)形式的配置文件和加载件(loadware)形式的配置文件的存储设备中读取加载件形式的配置文件，并尝试利用读取的加载件形式的配置文件自启动。当主FPGA模块自启动成功后，将读取的加载件形式的配置文件写入从FPGA模块，从而启动从FPGA模块。如果主FPGA模块无法利用加载件形式的配置文件成功自启动，则从存储设备中读取固件形式的配置文件，并利用读取的固件形式的配置文件自启动。主FPGA模块自启动成功后，再将读取的固件形式的配置文件写入从FPGA模块，从而启动从FPGA模块。
然而，在这种实现方式中，FPGA架构中主FPGA模块只能先读取加载件形式的配置文件，并当自启动失败后才读取固件形式的配置文件，因此配置方式单一。
而且，当集中保存有固件形式的配置文件和加载件形式的配置文件的存储设备出现故障时，主FPGA模块将无法读取任何配置文件，导致FPGA架构无法实现配置。
实用新型内容
本实用新型实施方式提出一种现场可编程门阵列的配置电路、射频单元和磁共振系统。
本实用新型实施方式的技术方案如下：
根据本实用新型实施方式的一方面，提出一种现场可编程门阵列的配置电路，包括：
至少两个现场可编程门阵列模块，每个现场可编程门阵列模块分别连接到一总线；
至少两个存储设备，每个存储设备分别存储有一配置文件；所述至少两个现场可编程门阵列模块中的一个分别与所述至少两个存储设备连接；
一输入端，分别与所述至少两个存储设备相连接，提供用于从所述至少两个存储设备中选择一个的一选择信号；
其中与所述至少两个存储设备连接的现场可编程门阵列模块，用于读取在基于所述选择信号选中的一存储设备中存储的一配置文件，并经由该总线将读取的所述配置文件发送到除与所述至少两个存储设备连接的现场可编程门阵列模块之外的现场可编程门阵列模块。
优选地，所述至少两个存储设备包括一第一存储设备和一第二存储设备，其中该第一存储设备中的所述配置文件以一加载件形式被存储，该第二存储设备中的所述配置文件以一固件形式被存储。
优选地，所述至少两个存储设备包括一第一存储设备和一第二存储设备，其中该第一存储设备中的所述配置文件以一第一版本的加载件形式被存储，该第二存储设备中的所述配置文件以一第二版本的加载件形式被存储。
优选地，所述至少两个存储设备包括一第一存储设备和一第二存储设备，其中该第一存储设备中的所述配置文件以一第一版本的固件形式被存储，该第二存储设备中的所述配置文件以一第二版本的固件形式被存储。
优选地，所述至少两个存储设备包括一第一存储设备、一第二存储设备和一第三存储设备，其中：
该第一存储设备中的所述配置文件以一第一版本的固件形式被存储，该第二存储设备中的所述配置文件以一第二版本的固件形式被存储，该第三存储设备中的所述配置文件以一加载件形式被存储；或
该第一存储设备中的所述配置文件以一第一版本的加载件形式被存储，该第二存储设备中的所述配置文件以一第二版本的加载件形式被存储，该第三存储设备中的所述配置文件以一固件形式被存储；或
该第一存储设备中的所述配置文件以一第一版本的加载件形式被存储，该第二存储设备中的配置文件以一第二版本的加载件形式被存储，该第三存储设备中的配置文件以一第三版本的加载件形式被存储；或
该第一存储设备中的所述配置文件以一第一版本的固件形式被存储，该第二存储设备中的所述配置文件以一第二版本的固件形式被存储，该第三存储设备中的所述配置文件以一第三版本的固件形式被存储。
优选地，所述总线为一串行外设接口(SPI)总线或一I2C协议总线。
优选地，所述存储设备为一NOR型闪存或一NAND型闪存。
优选地，所述输入端为一片选信号输入端或一使能信号输入端。
根据本实用新型实施方式的另一方面提出一种射频单元，包括如上任一项所述的配置电路。
根据本实用新型实施方式的另一方面提出一种磁共振系统，包括如上任一项所述的配置电路。
从上述技术方案可以看出，在本实用新型实施方式中，至少两个FPGA模块，每个FPGA模块分别连接到一总线；至少两个存储设备，每个存储设备分别存储有一配置文件；至少两个FPGA模块中的一个分别与至少两个存储设备连接；输入端，分别与至少两个存储设备相连接，提供用于从至少两个存储设备中选择一个的选择信号；其中与至少两个存储设备连接的FPGA模块，用于读取在基于选择信号选中的存储设备中存储的配置文件，并经由总线将读取的配置文件发送到除与至少两个存储设备连接的FPGA模块之外的FPGA模块。由此可见，主FPGA模块可以根据输入端提供的选择信号读取相应的配置文件，因此FPGA架构的配置方式更加灵活。
而且，将配置文件分别保存到不同的存储设备，并互为备份。当某个存储设备出现故障时，FPGA架构仍然可以从作为备份的存储设备获取配置文件并实现配置，从而提高了系统可靠性。
附图说明
图1为根据本实用新型第一实施方式的FPGA的配置电路结构图。
图2为根据本实用新型第二实施方式的FPGA的配置电路结构图。
图3为根据本实用新型第三实施方式的FPGA的配置电路结构图。
图4为根据本实用新型第四实施方式的FPGA的配置电路结构图。
其中：
图1的附图标记包括：配置电路100；FPGA模块51，52...5n；第一存储设备1；第二存储设备2；总线3；输入端4；固件形式的配置文件11；加载件形式的配置文件21；
图2的附图标记包括：配置电路200；FPGA模块51，52...5n；第一存储设备1；第二存储设备2；总线3；输入端4；固件形式且版本号为1的配置文件12；固件形式且版本号为2的配置文件22；
图3的附图标记包括：配置电路300；FPGA模块51，52...5n；第一存储设备1；第二存储设备2；总线3；输入端4；加载件形式且版本号为1的配置文件13；加载件形式且版本号为2的配置文件23；
图4的附图标记包括：配置电路400；FPGA模块51，52...5n；第一存储设备1；第二存储设备2；第三存储设备6；总线3；输入端4；固件形式的配置文件14；加载件形式且版本号为1的配置文件24；加载件形式且版本号为2的配置文件34。
具体实施方式
为了使本实用新型的技术方案及优点更加清楚明白，以下结合附图及实施方式，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以阐述性说明本实用新型，并不用于限定本实用新型的保护范围。
为了描述上的简洁和直观，下文通过描述若干代表性的实施方式来对本实用新型的方案进行阐述。实施方式中大量的细节仅用于帮助理解本实用新型的方案。但是很明显，本实用新型的技术方案实现时可以不局限于这些细节。为了避免不必要地模糊了本实用新型的方案，一些实施方式没有进行细致地描述，而是仅给出了框架。下文中，“包括”是指“包括但不限于”，“根据……”是指“至少根据……，但不限于仅根据……”。由于汉语的语言习惯，下文中没有特别指出一个成分的数量时，意味着该成分可以是一个也可以是多个，或可理解为至少一个。
图1为根据本实用新型第一实施方式的FPGA的配置电路结构图。
如图1所示，该配置电路100包括：
n个(n为至少为2的自然数)FPGA模块51，52...5n，FPGA模块51，52...5n分别连接到总线3；
第一存储设备1，存储有固件形式的配置文件11；
第二存储设备2，存储有加载件形式的配置文件21；
n个FPGA模块中的一个(假定为FPGA模块5n)分别与第一存储设备1和第二存储设备2连接，该FPGA模块5n为主FPGA模块，而其它的FPGA模块为从FPGA模块；
输入端4，分别与第一存储设备1和第二存储设备2相连接，提供用于从第一存储设备1和第二存储设备2中选择一个的选择信号；
其中与第一存储设备1和第二存储设备2连接的FPGA模块5n，读取在基于选择信号选中的存储设备中存储的配置文件，并经由总线3将读取的配置文件发送到除FPGA模块5n之外的其它FPGA模块。
具体地：
当输入端4提供的选择信号选中第一存储设备1时，与第一存储设备1和第二存储设备2连接的FPGA模块5n，读取由第一存储设备1所存储的固件形式的配置文件11，并基于固件形式的配置文件11启动自身。FPGA模块5n成功启动后，经由总线3将从第一存储设备1读取的固件形式的配置文件11发送到除FPGA模块5n之外的其它FPGA模块。除FPGA模块5n之外的其它FPGA模块在接收到固件形式的配置文件11后，分别基于固件形式的配置文件11启动。
当输入端4提供的选择信号选中第二存储设备2时，与第一存储设备1和第二存储设备2连接的FPGA模块5n，读取由第二存储设备2所存储的加载件形式的配置文件21，并基于加载件形式的配置文件21启动自身。FPGA模块5n成功启动后，经由总线3将读取的加载件形式的配置文件发送到除FPGA模块5n之外的其它FPGA模块。除FPGA模块5n之外的其它FPGA模块在接收到加载件形式的配置文件21后，分别基于加载件形式的配置文件21启动。
可见，在图1所示的FPGA架构中，主FPGA模块5n可以根据输入端4提供的选择信号读取加载件形式或固件形式的配置文件，因此FPGA架构的配置方式更加灵活。
另外，在图1所示的FPGA架构中，将固件形式的配置文件11和加载件形式的配置文件21分别保存到不同的存储设备，并互为备份。当某个存储设备出现故障时，FPGA架构仍然可以实现配置，并提高系统安全性。比如，当第一存储设备1出现故障时，输入端4可以提供选择第二存储设备2的选择信号，FPGA模块5n可以从第二存储设备2读取加载件形式的配置文件21；当第二存储设备2出现故障时，输入端4可以提供选择第一存储设备1的选择信号，FPGA模块5n可以从第一存储设备1读取固件形式的配置文件11。
输入端4具体可以实施为片选(CS)信号输入端，此时输入端4所提供的选择信号为片选信号。预先设置片选信号高低电平与第一存储设备1和第二存储设备2的对应关系。比如：当片选信号为高电平时，选中第一存储设备1，片选信号为低电平时，选中第二存储设备2。
输入端4还可以具体实施为两个使能(CE)信号输入端，每个CE信号输入端与相应的存储设备连接。比如，第一CE信号输入端与第一存储设备1连接；第二CE信号输入端与第二存储设备2连接。当第一CE信号输入端提供高电平时，第一存储设备1被选中；当第二CE信号输入端提供高电平时，第二存储设备2被选中，其中第一CE信号输入端和第二CE信号输入端不能同时为高电平。
在一个实施方式中，总线3可以实施为串行外设接口(SPI)总线、I2C协议总线等串行总线。
而且，第一存储设备1和第二存储设备2可以实施为闪存(flashmemory)，优选为NOR型闪存或NAND型闪存。
图2为根据本实用新型第二实施方式的FPGA的配置电路结构图。
如图2所示，该配置电路200包括：
n个(n为至少为2的自然数)FPGA模块51，52...5n，FPGA模块51，52...5n分别连接到总线3；
第一存储设备1，存储有固件形式的配置文件12，该配置文件的版本号为1；
第二存储设备2，存储有固件形式的配置文件22，该配置文件的版本号为2；
n个FPGA模块中的一个(假定为FPGA模块5n)分别与第一存储设备1和第二存储设备2连接；该FPGA模块5n为主FPGA模块，而其它的FPGA模块为从FPGA模块；
输入端4，分别与第一存储设备1和第二存储设备2相连接，提供用于从第一存储设备1和第二存储设备2中选择一个的选择信号；
其中与第一存储设备1和第二存储设备2连接的FPGA模块5n，读取在基于选择信号选中的存储设备中存储的配置文件，并经由总线3将读取的配置文件发送到除FPGA模块5n之外的其它FPGA模块。
具体地：
当输入端4提供的选择信号选中第一存储设备1时，与第一存储设备1和第二存储设备2连接的FPGA模块5n，读取由第一存储设备1所存储的固件形式且版本号为1的配置文件12，并基于配置文件12启动自身。FPGA模块5n成功启动后，经由总线3将读取的固件形式且版本号为1的配置文件12发送到除FPGA模块5n之外的其它FPGA模块。除FPGA模块5n之外的其它FPGA模块在接收到固件形式且版本号为1的配置文件12后，分别基于配置文件12启动。
当输入端4提供的选择信号选中第二存储设备2时，与第一存储设备1和第二存储设备2连接的FPGA模块5n，读取由第二存储设备2所存储的固件形式且版本号为2的配置文件22，并基于配置文件22启动自身。FPGA模块5n成功启动后，经由总线3将固件形式且版本号为2的配置文件22发送到除FPGA模块5n之外的其它FPGA模块。除FPGA模块5n之外的其它FPGA模块在接收到配置文件22后，分别基于配置文件22启动。
可见，在图2所示的FPGA架构中，主FPGA模块可以根据输入端提供的选择信号读取同为固件形式但是版本不同的配置文件，因此FPGA架构的配置方式更加灵活。
而且，在图2所示的FPGA架构中，将固件形式且版本号为1的配置文件12和固件形式且版本号为2的配置文件22分别保存到不同的存储设备，并互为备份。当某个存储设备出现故障时，FPGA架构仍然可以实现配置，并提高系统安全性。比如，当第一存储设备1出现故障时，输入端4可以提供选择第二存储设备2的选择信号，FPGA模块5n相应从第二存储设备2读取配置文件22；当第二存储设备2出现故障时，输入端4可以提供选择第一存储设备1的选择信号，FPGA模块5n相应从第一存储设备1读取配置文件12。
类似地，输入端4具体可以实施为CS信号输入端，此时输入端4所提供的选择信号为片选信号。预先设置片选信号高低电平与第一存储设备1和第二存储设备2的对应关系。比如：当片选信号为高电平时，选中第一存储设备1，片选信号为低电平时，选中第二存储设备2。
类似地，输入端4还可以实施为两个CE信号输入端，每个CE信号输入端与相应的存储设备连接。比如，第一CE信号输入端与第一存储设备1连接；第二CE信号输入端与第二存储设备2连接。当第一CE信号输入端提供高电平时，第一存储设备1被选中；当第二CE信号输入端提供高电平时，第二存储设备2被选中，其中第一CE信号输入端和第二CE信号输入端不能同时为高电平。
在一个实施方式中，总线3可以实施为SPI总线、I2C协议总线等串行总线。而且，第一存储设备1和第二存储设备2可以实施为闪存，优选为NOR型闪存或NAND型闪存。
图3为根据本实用新型第三实施方式的FPGA的配置电路结构图。
如图3所示，该配置电路300包括：
n个(n为至少为2的自然数)FPGA模块51，52...5n，FPGA模块51，52...5n分别连接到总线3；
第一存储设备1，存储有加载件形式的配置文件13，该配置文件的版本号为1；
第二存储设备2，存储有加载件形式的配置文件23，该配置文件的版本号为2；
n个FPGA模块中的一个(假定为FPGA模块5n)分别与第一存储设备1和第二存储设备2连接；该FPGA模块5n为主FPGA模块，而其它的FPGA模块为从FPGA模块；
输入端4，分别与第一存储设备1和第二存储设备2相连接，提供用于从第一存储设备1和第二存储设备2中选择一个的选择信号；
其中与第一存储设备1和第二存储设备2连接的FPGA模块5n，读取在基于选择信号选中的存储设备中存储的配置文件，并经由总线3将读取的配置文件发送到除FPGA模块5n之外的其它FPGA模块。
具体地：
当输入端4提供的选择信号选中第一存储设备1时，与第一存储设备1和第二存储设备2连接的FPGA模块5n，读取由第一存储设备1所存储的加载件形式且版本号为1的配置文件13，并基于配置文件13启动自身。FPGA模块5n成功启动后，经由总线3将读取的加载件形式且版本号为1的配置文件13发送到除FPGA模块5n之外的其它FPGA模块。除FPGA模块5n之外的其它FPGA模块在接收到加载件形式且版本号为1的配置文件13后，分别基于配置文件13启动。
当输入端4提供的选择信号选中第二存储设备2时，与第一存储设备1和第二存储设备2连接的FPGA模块5n，读取由该第二存储设备2所存储的加载件形式且版本号为2的配置文件23，并基于配置文件23启动自身。FPGA模块5n成功启动后，经由总线3将读取的加载件形式且版本号为2的配置文件23发送到除FPGA模块5n之外的其它FPGA模块。除FPGA模块5n之外的其它FPGA模块在接收到固件形式且版本号为2的配置文件23后，分别基于配置文件23启动。
可见，在图3所示的FPGA架构中，主FPGA模块可以根据输入端提供的选择信号读取同为加载件形式但是版本不同的配置文件，因此FPGA架构的配置方式更加灵活。
而且，在图3所示的FPGA架构中，将加载件形式且版本号为1的配置文件13和加载件形式且版本号为2的配置文件23分别保存到不同的存储设备，并互为备份。当某个存储设备出现故障时，FPGA架构仍然可以实现配置，并提高系统安全性。比如，当第一存储设备1出现故障时，输入端4可以提供选择第二存储设备2的选择信号，FPGA模块5n相应从第二存储设备2读取配置文件23；当第二存储设备2出现故障时，输入端4可以提供选择第一存储设备1的选择信号，FPGA模块5n相应从第一存储设备2读取配置文件13。
类似地，输入端4具体可以实施为CS信号输入端，此时输入端所提供的选择信号为片选信号。预先设置片选信号高低电平与第一存储设备1和第二存储设备2的对应关系，比如当片选信号为高电平时，选中第一存储设备1，片选信号为低电平时，选中第二存储设备2。
类似地，输入端4还可以实施为两个CE信号输入端，每个CE信号输入端与相应的存储设备连接。比如，第一CE信号输入端与第一存储设备1连接；第二CE信号输入端与第二存储设备2连接。当第一CE信号输入端提供高电平时，第一存储设备1被选中；当第二CE信号输入端提供高电平时，第二存储设备2被选中，其中第一CE信号输入端和第二CE信号输入端不能同时为高电平。
在一个实施方式中，总线可以实施为SPI总线、I2C协议总线等串行总线。而且，第一存储设备和第二存储设备可以实施为闪存，优选为NOR型闪存或NAND型闪存。
在图1、图2和图3中，存储设备的数目为两个。实际上，存储设备的数目还可以进一步增加，本实用新型实施方式对此并无限定。
图4为根据本实用新型第四实施方式的FPGA的配置电路结构图。在图4中，存储设备的数目为3。
如图4所示，该配置电路400包括：
n个(n为至少为2的自然数)FPGA模块51，52...5n，FPGA模块51，52...5n分别连接到总线3；
第一存储设备1，存储有固件形式的配置文件14；
第二存储设备2，存储有加载件形式的配置文件24，该配置文件24的版本号为1；
第三存储设备6，存储有加载件形式的配置文件34，该配置文件34的版本号为2；
n个FPGA模块中的一个(假定为FPGA模块5n)分别与第一存储设备1、第二存储设备2和第三存储设备6连接；该FPGA模块5n为主FPGA模块，而其它的FPGA模块为从FPGA模块；
输入端4，分别与第一存储设备1、第二存储设备2和第三存储设备6相连接，用于提供从第一存储设备1、第二存储设备2和第三存储设备6中选择一个的选择信号；
其中与第一存储设备1、第二存储设备2和第三存储设备6连接的FPGA模块5n，读取在基于选择信号选中的存储设备中存储的配置文件，并经由总线3将读取的配置文件发送到除FPGA模块5n之外的其它FPGA模块。
具体地：
当输入端4提供的选择信号选中第一存储设备1时，与第一存储设备1、第二存储设备2和第三存储设备6连接的FPGA模块5n，读取由第一存储设备1所存储的固件形式的配置文件14，并基于固件形式的配置文件14启动自身。FPGA模块5n成功启动后，经由总线3将读取的固件形式的配置文件14发送到除FPGA模块5n之外的其它FPGA模块。除FPGA模块5n之外的其它FPGA模块在接收到固件形式的配置文件14后，分别基于固件形式的配置文件14启动。
当输入端4提供的选择信号选中第二存储设备2时，与第一存储设备1、第二存储设备2和第三存储设备6连接的FPGA模块5n，读取由第二存储设备2所存储的加载件形式且版本号为1的配置文件24，并基于配置文件24启动自身。FPGA模块5n成功启动后，经由总线3将读取的加载件形式且版本号为1的配置文件24发送到除FPGA模块5n之外的其它FPGA模块。除FPGA模块5n之外的其它FPGA模块在接收到配置文件24后，分别基于配置文件24启动。
当输入端4提供的选择信号选中第三存储设备6时，与第一存储设备1、第二存储设备2和第三存储设备6连接的FPGA模块5n，读取由第三存储设备6所存储的加载件形式且版本号为2的配置文件34，并基于配置文件34启动自身。FPGA模块5n成功启动后，经由总线3将读取的加载件形式且版本号为2的配置文件34发送到除FPGA模块5n之外的其它FPGA模块。除FPGA模块5n之外的其它FPGA模块在接收到配置文件34后，分别基于配置文件34启动。
可见，在图4所示的FPGA架构中，主FPGA模块5n可以根据输入端4提供的选择信号读取固件形式的配置文件或不同版本的加载件形式的配置文件，因此FPGA架构的配置方式更加灵活。
而且，在图4所示的FPGA架构中，将固件形式的配置文件14、加载件形式且版本号为1的配置文件24和加载件形式且版本号为2的配置文件34分别保存到不同的存储设备，并互为备份。当某个存储设备出现故障时，FPGA架构仍然可以实现配置，并提高系统安全性。比如，当第一存储设备1出现故障时，输入端4可以提供选择第二存储设备2或第三存储设备6的选择信号，FPGA模块5n可以从第二存储设备2或第三存储设备6读取配置文件；当第二存储设备2出现故障时，输入端4可以提供选择第一存储设备1或第三存储设备6的选择信号，FPGA模块5n可以从第一存储设备1或第三存储设备6读取配置文件11。
输入端4具体可以实施为两个CS信号输入端，每个片选CS信号输入端用于提供一个片选信号。预先设置两个片选信号所组成的二进制编码与存储设备之间的对应关系，比如当两个片选信号所组成的二进制编码为10时，选中第一存储设备1；两个片选信号所组成的二进制编码为11时，选中第二存储设备2；两个片选信号所组成的二进制编码为01时，选中第三存储设备6。
输入端4还可以实施为三个CE信号输入端，每个CE信号输入端与相应的存储设备连接。比如，第一CE信号输入端与第一存储设备1连接；第二CE信号输入端与第二存储设备2连接；第三CE信号输入端与第三存储设备6连接。当第一CE信号输入端提供高电平时，第一存储设备1被选中；当第二CE信号输入端提供高电平时，第二存储设备2被选中；当第三CE信号输入端提供高电平时，第三存储设备6被选中；其中第一CE信号输入端、第二CE信号输入端和第三CE信号输入端在相同时刻只能有一个高电平。
在一个实施方式中，总线3可以实施为SPI总线、I2C协议总线等串行总线。而且，第一存储设备1、第二存储设备2和第三存储设备6分别可以实施为闪存，优选为NOR型闪存或NAND型闪存。
在图4中，以存储设备的数目为3为实例详细描述了FPGA的配置电路400。本领域技术人员可以意识到，保存有配置文件的存储设备的数目还可以进一步增加，本实用新型对此并无限定。
本实用新型实施方式所提出的FPGA配置电路中并无外部时钟信号输入，而且FPGA配置方式灵活多样，尤其适用于针对抗外部干扰有强烈需求的磁共振系统的射频单元。
综上所述，在本实用新型实施方式中，至少两个FPGA模块，每个FPGA模块分别连接到一总线；至少两个存储设备，每个存储设备分别存储有一配置文件；至少两个FPGA模块中的一个分别与至少两个存储设备连接；输入端，分别与至少两个存储设备相连接，提供用于从至少两个存储设备中选择一个的选择信号；其中与至少两个存储设备连接的FPGA模块，用于读取在基于选择信号选中的存储设备中存储的配置文件，并经由总线将读取的配置文件发送到除与至少两个存储设备连接的FPGA模块之外的FPGA模块。由此可见，主FPGA模块可以根据输入端提供的选择信号读取相应的配置文件，因此FPGA架构的配置方式更加灵活。
而且，将配置文件分别保存到不同的存储设备，并互为备份。当某个存储设备出现故障时，FPGA架构仍然可以从作为备份的存储设备获取配置文件并实现配置，从而提高了系统可靠性。
以上所述，仅为本实用新型的较佳实施方式而已，并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种现场可编程门阵列的配置电路，其特征在于，包括：
至少两个现场可编程门阵列模块，每个现场可编程门阵列模块分别连接到一总线；
至少两个存储设备，每个存储设备分别存储有一配置文件；所述至少两个现场可编程门阵列模块中的一个分别与所述至少两个存储设备连接；
一输入端，分别与所述至少两个存储设备相连接，提供用于从所述至少两个存储设备中选择一个的一选择信号；
其中与所述至少两个存储设备连接的现场可编程门阵列模块，用于读取在基于所述选择信号选中的一存储设备中存储的一配置文件，并经由该总线将读取的所述配置文件发送到除与所述至少两个存储设备连接的现场可编程门阵列模块之外的现场可编程门阵列模块。
2.根据权利要求1所述的配置电路，其特征在于，所述至少两个存储设备包括一第一存储设备和一第二存储设备，其中该第一存储设备中的所述配置文件以一加载件形式被存储，该第二存储设备中的所述配置文件以一固件形式被存储。
3.根据权利要求1所述的配置电路，其特征在于，所述至少两个存储设备包括一第一存储设备和一第二存储设备，其中该第一存储设备中的所述配置文件以一第一版本的加载件形式被存储，该第二存储设备中的所述配置文件以一第二版本的加载件形式被存储。
4.根据权利要求1所述的配置电路，其特征在于，所述至少两个存储设备包括一第一存储设备和一第二存储设备，其中该第一存储设备中的所述配置文件以一第一版本的固件形式被存储，该第二存储设备中的所述配置文件以一第二版本的固件形式被存储。
5.根据权利要求1所述的配置电路，其特征在于，所述至少两个存储设备包括一第一存储设备、一第二存储设备和一第三存储设备，其中：
该第一存储设备中的所述配置文件以一第一版本的固件形式被存储，该第二存储设备中的所述配置文件以一第二版本的固件形式被存储，该第三存储设备中的所述配置文件以一加载件形式被存储；或
该第一存储设备中的所述配置文件以一第一版本的加载件形式被存储，该第二存储设备中的所述配置文件以一第二版本的加载件形式被存储，该第三存储设备中的所述配置文件以一固件形式被存储；或
该第一存储设备中的所述配置文件以一第一版本的加载件形式被存储，该第二存储设备中的配置文件以一第二版本的加载件形式被存储，该第三存储设备中的配置文件以一第三版本的加载件形式被存储；或
该第一存储设备中的所述配置文件以一第一版本的固件形式被存储，该第二存储设备中的所述配置文件以一第二版本的固件形式被存储，该第三存储设备中的所述配置文件以一第三版本的固件形式被存储。
6.根据权利要求1所述的配置电路，其特征在于，所述总线为一串行外设接口SPI总线或一I2C协议总线。
7.根据权利要求1所述的配置电路，其特征在于，所述存储设备为一NOR型闪存或一NAND型闪存。
8.根据权利要求1所述的配置电路，其特征在于，所述输入端为一片选信号输入端或一使能信号输入端。
9.一种射频单元，其特征在于，包括如权利要求1-8中任一项所述的配置电路。
10.一种磁共振系统，其特征在于，包括如权利要求1-8中任一项所述的配置电路。
CN201520276037.7U 2015-04-30 2015-04-30 现场可编程门阵列的配置电路、射频单元和磁共振系统 Active CN204883674U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201520276037.7U CN204883674U (zh) 2015-04-30 2015-04-30 现场可编程门阵列的配置电路、射频单元和磁共振系统
US15/142,319 US10387357B2 (en) 2015-04-30 2016-04-29 Field-programmable gate array configuration circuit, radio-frequency unit and magnetic resonance system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201520276037.7U CN204883674U (zh) 2015-04-30 2015-04-30 现场可编程门阵列的配置电路、射频单元和磁共振系统

Publications (1)

Publication Number Publication Date
CN204883674U true CN204883674U (zh) 2015-12-16

Family

ID=54828027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201520276037.7U Active CN204883674U (zh) 2015-04-30 2015-04-30 现场可编程门阵列的配置电路、射频单元和磁共振系统

Country Status (2)

Country Link
US (1) US10387357B2 (zh)
CN (1) CN204883674U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107315616A (zh) * 2017-06-30 2017-11-03 郑州云海信息技术有限公司 一种固件的加载方法、装置及电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11055109B2 (en) * 2019-05-01 2021-07-06 Mellanox Technologies, Ltd. Acceleration module supporting controlled configuration of a programmable logic device
CN111145529B (zh) * 2019-12-31 2023-10-13 深圳库马克科技有限公司 一种高压变频器级联式功率单元的通信方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034542A (en) * 1997-10-14 2000-03-07 Xilinx, Inc. Bus structure for modularized chip with FPGA modules
US6191614B1 (en) * 1999-04-05 2001-02-20 Xilinx, Inc. FPGA configuration circuit including bus-based CRC register
US6631520B1 (en) * 1999-05-14 2003-10-07 Xilinx, Inc. Method and apparatus for changing execution code for a microcontroller on an FPGA interface device
US6535043B2 (en) * 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
JP4982110B2 (ja) * 2005-06-02 2012-07-25 株式会社東芝 半導体集積回路装置
US20070260869A1 (en) * 2006-05-01 2007-11-08 Symbol Technologies, Inc. Apparatus and Method for Booting a Computing Device from a NAND Memory Device
US8140837B2 (en) * 2008-11-05 2012-03-20 International Business Machines Corporation Automatically making selective changes to firmware or configuration settings
WO2012067710A1 (en) * 2010-11-18 2012-05-24 Thomson Licensing Method to safely reprogram an fpga
US9348783B2 (en) * 2012-04-19 2016-05-24 Lockheed Martin Corporation Apparatus and method emulating a parallel interface to effect parallel data transfer from serial flash memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107315616A (zh) * 2017-06-30 2017-11-03 郑州云海信息技术有限公司 一种固件的加载方法、装置及电子设备
CN107315616B (zh) * 2017-06-30 2020-08-21 苏州浪潮智能科技有限公司 一种固件的加载方法、装置及电子设备

Also Published As

Publication number Publication date
US10387357B2 (en) 2019-08-20
US20160321088A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
CN109509422B (zh) 显示面板驱动电路及显示装置
CN204883674U (zh) 现场可编程门阵列的配置电路、射频单元和磁共振系统
KR101612298B1 (ko) 파워 게이팅 회로 및 이를 포함하는 집적 회로
US9685953B1 (en) Low latency asynchronous interface circuits
CN104123167B (zh) 具有配置字自检功能的mcu上电启动方法及其自检方法
CN102200916A (zh) 电子设备、可配置的部件及该部件的配置信息存储方法
CN102902646B (zh) 板卡通信方法及板卡、fpga的加载方法和系统
CN103164737A (zh) 高密度存储智能卡模块及其制造方法
CN103684375A (zh) 一种时钟分频切换电路及时钟芯片
KR101937816B1 (ko) 래치 회로 및 비휘발성 메모리 장치
CN110413041B (zh) 一种芯片时钟电路及其控制方法
CN109669524B (zh) 芯片的上电复位电路
CN103425436A (zh) 终端设备以及虚拟存储单元管理方法
CN104516684A (zh) 数据处理装置、微型控制器、以及半导体装置
CN203338067U (zh) 嵌入式系统中otp存储元件编程控制的电路结构
EP2750030A1 (en) Method, apparatus and processor for reading BIOS
CN101825939B (zh) 一种数字系统及其上电复位电路
CN107565940B (zh) 一种基于fpga系统的时钟切换电路
CN104639124A (zh) 提高时序器件输入信号的建立时间和保持时间裕量的方法和电路
CN108055022B (zh) 一种带抗振荡结构的rs触发器电路
CN104900264A (zh) 一种防止spi flash开关机时数据破坏的系统及方法
CN104461659A (zh) 一种高可靠性的计算机启动方法
CN107506206A (zh) 一种抗辐照反熔丝prom对sram型fpga的加载电路
CN103632731A (zh) 包括冗余单元的半导体器件
CN209765318U (zh) Mcu外接存储器实现大容量数据处理电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant