CN204857733U - 降低起始电压及导通电阻的mosfet组件 - Google Patents
降低起始电压及导通电阻的mosfet组件 Download PDFInfo
- Publication number
- CN204857733U CN204857733U CN201520572072.3U CN201520572072U CN204857733U CN 204857733 U CN204857733 U CN 204857733U CN 201520572072 U CN201520572072 U CN 201520572072U CN 204857733 U CN204857733 U CN 204857733U
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- region
- wellblock
- type
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型提供了一种降低起始电压及导通电阻的MOSFET组，包括源极、电介质层、N+源区、多晶硅栅极、栅极电介质层、漏极、P井区、N型外延区、P型区域,电介质层位于源极和多晶硅栅极之间，N+源区位于栅极电介质层的侧面，栅极电介质层位于多晶硅栅极的外围，漏极位于N型外延区的下方，P型区域位于P井区内，P井区位于N+源区的下方。本实用新型在提高N型衬底区的状况下，不需提高P井区的参杂浓度和深度，具有低导通电压和低导通电阻的特性。
Description
技术领域
本实用新型涉及一种MOSFET组件，具体地，涉及一种降低起始电压(Lowthresholdvoltage)及导通电阻的MOSFET组件。
背景技术
在传统功率MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金氧半场效晶体管)组件中，主要通过低参杂浓度和一定厚度的N型衬底区来提供组件足够的耐压能力，因此N型衬底区是主要的导通电阻来源，在SiC工艺中由于材料具有更高的临界崩溃电压，因此可以提高衬底参杂浓度及厚度来降低导通电阻，但是高衬底参杂浓度会造成组件空乏区分布特性的改变，为了抑止P井区的空乏区接触到N+source(源)区造成耐压能力的下降，在组件设计上需要提高P井区的参杂浓度和深度，但是这样的做法会大幅提高组件的起始电压和信道电阻。
如图1所示，传统高压MOSFET组件包括源极1、电介质层2、N+source(源)区3、多晶硅栅极4、栅极电介质层(gate-dielectric)5、漏极6、P井区7、N型外延区8。传统高压MOSFET组件中的耐压能力主要由相当厚度且轻参杂的N型衬底所提供，因此来自N型衬底区的电阻会是MOSFET组件的导通电阻的主要来源。
由于材料具有较高的临界崩溃电场特性，因此可以提高N型衬底的参杂浓度和降低厚度来获得足够的耐压能力，但是提高N型衬底的参杂浓度需要相对的提高P井区的浓度和深度来避免空乏区延伸至Source(源)区域造成耐压能力的下降，这样会提高组件导通的起始电压(thresholdvoltage)和通道电阻(channelresistance)。
实用新型内容
针对现有技术中的缺陷，本实用新型的目的是提供一种降低起始电压及导通电阻的MOSFET组件，其在提高N型衬底区的状况下，不需提高P井区的参杂浓度和深度，具有低导通电压和低导通电阻的特性。
根据本实用新型的一个方面，提供一种降低起始电压及导通电阻的MOSFET组，其特征在于，包括源极、电介质层、N+源区、多晶硅栅极、栅极电介质层、漏极、P井区、N型外延区、P型区域,电介质层位于源极和多晶硅栅极之间，N+源区位于栅极电介质层的侧面，栅极电介质层位于多晶硅栅极的外围，漏极位于N型外延区的下方，P型区域位于P井区内，P井区位于N+源区的下方。
优选地，所述栅极电介质层的底端和N型外延区之间设有P型植入区。
优选地，所述P型区域的长度大于N+源区的长度。
与现有技术相比，本实用新型具有如下的有益效果：本实用新型在提高N型衬底区的状况下，不需提高P井区的参杂浓度和深度，具有低导通电压和低导通电阻的特性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显：
图1为传统高压MOSFET组件的结构示意图。
图2为本实用新型降低起始电压及导通电阻的MOSFET组件的结构示意图。
具体实施方式
下面结合具体实施例对本实用新型进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本实用新型，但不以任何形式限制本实用新型。应当指出的是，对本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进。这些都属于本实用新型的保护范围。
如图2所示，本实用新型降低起始电压及导通电阻的MOSFET组件包括源极1、电介质层2、N+source(源)区3、多晶硅栅极4、栅极电介质层(gate-dielectric)5、漏极6、P井区7、N型外延区8、P型区域9,电介质层2位于源极1和多晶硅栅极4之间，N+source(源)区3位于栅极电介质层(gate-dielectric)5的侧面，栅极电介质层(gate-dielectric)5位于多晶硅栅极4的外围，漏极6位于N型外延区8的下方，P型区域9位于P井区7内，P井区7位于N+source(源)区3的下方。所述P型区域的长度大于N+源区的长度，这样方便区分，另外大幅降低组件的导通电阻。
栅极电介质层(gate-dielectric)5的底端和N型外延区8之间设有P型植入区10。P型植入区10通过P型离子植入改变栅极下方电流分布来保护栅极下方栅极电介质层(gate-dielectric)，可以更进一步提升组件的可靠度。
本实用新型在P井区内增加一个重参杂的P型区域，在增加N型衬底的参杂浓度的状况下，不需特别提高P井区的深度和参杂浓度，即可抑止空乏区延伸至N+Source区域，因此可以大幅降低组件的导通电阻。本实用新型可以提供不随N型衬底的参杂浓度而须改变的的P井区浓度和深度的特性，在降低的N型衬底电阻的条件下不须牺牲信道电阻和提高起始电压，特别是在SiC工艺中。
以上对本实用新型的具体实施例进行了描述。需要理解的是，本实用新型并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本实用新型的实质内容。
Claims (3)
1.一种降低起始电压及导通电阻的MOSFET组，其特征在于，包括源极、电介质层、N+源区、多晶硅栅极、栅极电介质层、漏极、P井区、N型外延区、P型区域,电介质层位于源极和多晶硅栅极之间，N+源区位于栅极电介质层的侧面，栅极电介质层位于多晶硅栅极的外围，漏极位于N型外延区的下方，P型区域位于P井区内，P井区位于N+源区的下方。
2.根据权利要求1所述的降低起始电压及导通电阻的MOSFET组，其特征在于，所述栅极电介质层的底端和N型外延区之间设有P型植入区。
3.根据权利要求1所述的降低起始电压及导通电阻的MOSFET组，其特征在于，所述P型区域的长度大于N+源区的长度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520572072.3U CN204857733U (zh) | 2015-07-31 | 2015-07-31 | 降低起始电压及导通电阻的mosfet组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520572072.3U CN204857733U (zh) | 2015-07-31 | 2015-07-31 | 降低起始电压及导通电阻的mosfet组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204857733U true CN204857733U (zh) | 2015-12-09 |
Family
ID=54748259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520572072.3U Active CN204857733U (zh) | 2015-07-31 | 2015-07-31 | 降低起始电压及导通电阻的mosfet组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204857733U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105161537A (zh) * | 2015-07-31 | 2015-12-16 | 上海晶亮电子科技有限公司 | 降低起始电压及导通电阻的mosfet组件 |
-
2015
- 2015-07-31 CN CN201520572072.3U patent/CN204857733U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105161537A (zh) * | 2015-07-31 | 2015-12-16 | 上海晶亮电子科技有限公司 | 降低起始电压及导通电阻的mosfet组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203967093U (zh) | 一种上拉双扩散金属氧化物半导体 | |
| EP2860762A1 (en) | High voltage junction field effect transistor | |
| CN103956379B (zh) | 具有优化嵌入原胞结构的cstbt器件 | |
| CN102231390B (zh) | 一种超结结构的纵向双扩散金属氧化物半导体功率器件 | |
| CN104183646A (zh) | 一种具有延伸栅结构的soi ldmos器件 | |
| CN103928522B (zh) | 一种槽型积累层mosfet器件 | |
| CN109713041B (zh) | 一种适用于超结dmos器件的改良结构 | |
| CN106876464A (zh) | 一种横向双扩散金属氧化物半导体场效应管 | |
| CN103474466A (zh) | 一种高压器件及其制造方法 | |
| CN101079446A (zh) | 异质栅多阶梯场极板横向双扩散金属氧化物半导体管 | |
| US20220328618A1 (en) | Semiconductor power device | |
| CN103413830A (zh) | 一种横向高压mosfet及其制造方法 | |
| CN103296081A (zh) | 一种横向双扩散金属氧化物半导体场效应晶体管 | |
| CN105322020A (zh) | 高压金属氧化物半导体器件及其形成方法 | |
| CN102263125B (zh) | 一种横向扩散金属氧化物功率mos器件 | |
| CN102709325A (zh) | 一种高压ldmos器件 | |
| CN104009089A (zh) | 一种psoi横向双扩散金属氧化物半导体场效应管 | |
| CN204857733U (zh) | 降低起始电压及导通电阻的mosfet组件 | |
| CN103915503A (zh) | 一种横向高压mos器件及其制造方法 | |
| CN102522428B (zh) | 高压ldmos结构 | |
| CN103367431A (zh) | Ldmos晶体管及其制造方法 | |
| CN114725206B (zh) | 一种基于低介电常数介质的SiCVDMOSFET器件 | |
| CN102790092A (zh) | 一种横向高压dmos器件 | |
| CN105161537A (zh) | 降低起始电压及导通电阻的mosfet组件 | |
| CN102280481B (zh) | 横向双扩散金属氧化物半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 361028, No. 9 East Xinle Road, Haicang District, Fujian, Xiamen Patentee after: Xiamen core bright Electronic Technology Co., Ltd. Address before: 200233 102B room 83, building 700, Yishan Road, Shanghai, Xuhui District, China Patentee before: SHANGHAI JINGLIANG ELECTRONIC TECHNOLOGY CO., LTD. |