CN204833255U - 双向总线系统 - Google Patents
双向总线系统 Download PDFInfo
- Publication number
- CN204833255U CN204833255U CN201520130563.2U CN201520130563U CN204833255U CN 204833255 U CN204833255 U CN 204833255U CN 201520130563 U CN201520130563 U CN 201520130563U CN 204833255 U CN204833255 U CN 204833255U
- Authority
- CN
- China
- Prior art keywords
- node
- transistor
- bus
- microcontroller
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Small-Scale Networks (AREA)
Abstract
本公开提供了一种双向总线系统,包括被耦接至两线双向总线的总线主机;被耦接至两线双向总线的至少一个从节点,其包括耦接至从节点微控制器的第一电流隔离器,其将微控制器生成的数字数据发送至两线双向总线;耦接至从节点微控制器的第二电流隔离器,其从两线双向总线接收总线主机数字数据,并将总线主机数字数据发送至从节点微控制器;耦接至从节点微控制器并耦接至第二电流隔离器的从节点电源;以及耦接至从节点电源的电源开关,其进一步包括第一晶体管和电容器。在本公开中,从节点中的至少一个被配置成:在总线主机停止在双向总线上传输数据时进入睡眠模式中,从而使耗电最小化,且在总线主机开始在双向总线上传输数据时唤醒。
Description
技术领域
本公开大体上涉及一种通信总线,并更尤其涉及对需要在休眠时零功率的远程站的设计和配置。
背景技术
通信总线可包括计算机背板、板级总线、集成电路内的片上总线、局域网或LAN、广域网或WAN或者其它类型的总线,通信总线可使数据(例如,控制、定时和/或数据信号)在包括该系统的各种组件和/或装置之间转发。在汽车工业中尤其感兴趣的是控制器局域网络或CAN总线。该CAN总线为多主机广播串行总线,其可在双绞线中,可选地在屏蔽电缆中,使用平衡的信号对来实现。
典型地,电气隔离通信总线,必须在信号能跨过隔离屏障之前,将供电施加至总线主机以及从节点(slavenode)。该方法导致连续的耗电,其在功率敏感的应用中,例如电动车中,这是相当不利的,因为这会影响车辆的行驶范围和性能。现已开发出的一种用于减少耗电的技术是在从节点处于睡眠模式下时关断从节点中所有不需要的电路,而仅在从节点从总线主机接收到唤醒信号时激活这些电路。在另一种方法中,进一步减少耗电是通过循环地接通或断开从节点的接收器电路来实现的。但是,由于唤醒信号必须在接收器电路上电后发出,所以这种方法导致唤醒等待时间增加。
据此,需要一种通信总线,能够使从节点完全断电,且然后通过系统主机远程激活。本公开提供了这样的通信总线设计。
实用新型内容
本公开提供了一种双向总线系统,其包括两线双向总线、耦接至该两线双向总线的总线主机,以及被耦接至该两线双向总线的至少一个从节点,其中,从节点包括(i)第一电流隔离器(例如,第一光隔离器),其被耦接至从节点微控制器,其中第一电流隔离器将从从节点微控制器接收到的微控制器生成的数字数据发送至两线双向总线;(ii)第二电流隔离器(例如,第二光隔离器),其被耦接至从节点微控制器,其中第二电流隔离器从两线双向总线接收总线主机数字数据并将总线主机数字数据发送至从节点微控制器;(iii)从节点电源,其被耦接至从节点微控制器以及第二电流隔离器,其中从节点电源与两线双向总线汇流条电流隔离;以及(iv)电源开关,其被耦接至从节点电源,其中该电源开关包括(a)第一晶体管,其能够处于第一状态和第二状态,使得在第一晶体管处于第一状态时,从节点电源被耦接至从节点微控制器和第二电流隔离器,并且当第一晶体管处于第二状态时,从节点电源与从节点微控制器和第二电流隔离器断开耦接,以及(b)电容器,其被连接至第一晶体管,使得当电容器充电时,电容器使第一晶体管保持在第二状态,并且在电容器放电时,允许第一晶体管转变至第一状态。优选地,将稳压器插在从节点电源和从节点微控制器之间,并且插在从节点电源和第二电流隔离器之间;更优选地,将稳压器插在第一晶体管和从节点微控制器之间,并且插在第一晶体管和第二电流隔离器之间。第二晶体管优选地包括p型MOSFET,其中第一状态对应于p型MOSFET偏置成接通,其中第二状态对应于p型MOSFET断开,其中当电容器放电时电容器使p型MOSFET的栅极电压降低并且在电容器充电时使p型MOSFET的栅极电压升高。优选地,当从节点电源与从节点微控制器并且与第二电流隔离器断开耦接时,通过第二电流隔离器接收总线主机数字数据导致电容器放电,其中电容器放电使得第一晶体管从其第二状态转变至其第一状态,从而将从节点电源耦接至从节点微控制器并耦接至第二电流隔离器。
另一方面,本系统进一步包括第二晶体管,其被连接至第二电流隔离器并且其能够处于第一状态和第二状态,使得当第二晶体管处于第一状态时总线主机数字数据被送至从节点微控制器,并且当第二晶体管处于第二状态时,其阻止第二电流隔离器的集电极节点漏电或电负载。此外,当第一晶体管从其第二状态转变至其第一状态时,从节点微控制器优选地被配置成确定是否需要从节点继续操作,以及如果从节点微控制器确定需要从节点继续操作,则从节点微控制器被配置成激活电源保持命令,此时激活电源保持命令将第二晶体管置于其第一状态。优选地,从节点微控制器进一步被配置成根据停止将总线主机数字数据传送至从节点微控制器来解除维持电源保持命令,其中解除维持电源保持命令使第二晶体管从其第一状态转变至其第二状态。
另一方面,本系统进一步包括n型MOSFET,其被连接至第二电流隔离器,并且其能够有对应于n型MOSFET偏置成接通的第一状态,和对应于n型MOSFET断开的第二状态,使得当n型MOSFET偏置成接通时总线主机数字数据被传送至从节点微控制器,并且当n型MOSFET断开时其阻止第二电流隔离器的集电极节点的漏电或电负载。而且,当第一晶体管从其第二状态转变至其第一状态时,从节点微控制器优选地被配置成确定是否需要从节点继续操作,并且如果从节点微控制器确定需要从节点的继续操作时,则从节点微控制器被配置成激活电源保持命令,其中激活电源保持命令将n型MOSFET偏置成接通。优选地,从节点微控制器进一步被配置成在停止将总线主机数字数据传输至从节点微控制器时解除电源保持命令,其中解除电源保持命令断开n型MOSFET。
另一方面,该系统进一步包括(i)插在第二电流隔离器和电容器之间的二极管,以及(ii)能够具有第一状态和第二状态的第二晶体管。当第二晶体管处于其第一状态时,电容器保持放电并且二极管反向偏置,从而在第二电流隔离器的集电极节点将电容器与高速数字数据隔离并使得第一晶体管处于其第一状态。当第二晶体管处于其第二状态时,使电容器充电并使第一晶体管转变至其第二状态。而且,当第一晶体管从其第二状态转变至其第一状态时,从节点微控制器优选地被配置成确定是否需要从节点继续操作,并且如果从节点微控制器确定需要从节点继续操作,则从节点微控制器被配置成激活电源保持命令,此时激活电源保持命令使得第二晶体管置于其第一状态。优选地,从节点微控制器进一步被配置成,在总线主机数字数据停止传输至从节点微控制器时,解除电源保持命令,此时解除电源保持命令使第二晶体管从其第一状态转变至其第二状态。
另一方面,该系统进一步包括(i)被插在第二电流隔离器和电容器之间的二极管,以及(ii)n型MOSFET,其能够有对应于该n型MOSFET被偏置成接通的第一状态,以及对应于该n型MOSFET被断开的第二状态。当该n型MOSFET被偏置成接通时,使电容器保持放电并且二极管反向偏置,从而在第二电流隔离器的集电极节点使电容器与高速数字数据隔离开,并使得第一晶体管处于其第一状态。当该n型MOSFET被断开时,使电容器充电并且使第一晶体管转变至其第二状态。而且,当第一晶体管从其第二状态转变至其第一状态时,从节点微控制器优选地被配置成确定是否需要从节点继续操作,并且如果从节点微控制器确定需要从节点继续操作,则该从节点微控制器被配置成激活电源保持命令,此时激活电源保持命令将n型MOSFET偏置成接通。优选地,从节点微控制器进一步被配置成,在总线主机数字数据停止传输到从节点微控制器时,解除电源保持命令,此时解除电源保持命令使n型MOSFET断开。
另一方面,第一晶体管优选地包括p型MOSFET,其中第一状态对应于p型MOSFET被偏置成接通,其中第二状态对应于p型MOSFET被断开,并且其中双向总线系统进一步包括(i)第一n型MOSFET,其被连接至第二电流隔离器,其中当第一n型MOSFET晶体管被偏置成接通时,第一n型MOSFET将总线主机数字数据传送至从节点微控制器,并且在第一n型MOSFET晶体管断开时,阻止第二电流隔离器的集电极节点漏电或电负载;(ii)被插在第二电流隔离器和电容器之间的二极管;(iii)第二n型MOSFET,其中当第二n型MOFSET偏置成接通时,使电容器保持放电并且二极管反向偏置,从而在第二电流隔离器的集电极节点处将电容器与高速数字数据隔离并使p型MOSFET处于其第一状态,并且其中当第二n型MOSFET断开时使电容器放电并且使p型MOFSET断开;并且(iv)其中从节点微控制器被配置成,当p型MOSFET初始地偏置成接通时,确定是否需要从节点继续操作,其中如果从节点微控制器确定需要从节点继续操作时,则从节点微控制器被配置成激活电源保持命令,其中当电源保持命令激活时,第一和第二n型MOFSET被偏置成接通。此外,从节点微控制器可被配置成,当总线主机数字数据停止传输至从节点微控制器时,解除电源保持命令,其中当从节点微控制器解除电源保持命令时,使第一和第二n型MOSFET断开。
要进一步理解本公开的性质和优点可通过参考本说明书的剩余部分和附图来实现。
附图说明
应该理解的是,附图仅意味着示出而非限定本公开的范围,并且不认为是按比例描绘的。
图1是可利用本公开的用于汽车的通信总线的示意图;
图2是通过通信总线连接的总线主机和总线从设备的示意图。
图3是通过通信总线与开关连接的总线主机和总线从设备的示意图。
图4是依据本公开的一些实施例的总线主机和总线从设备中的电子电路示意图。
图5是依据本公开的一些实施例的一个总线从设备的电子电路的示意图。
图6是可施加至本公开的一些实施例的通信总线的差分电压电平的电压图,以及
图7是操作依据本公开的一些实施例的通信总线的方法的流程图。
具体实施方式
如在此所使用的,单数形式“一”、“一个”以及“该”旨在也包括复数形式,否则将在上下文中清楚地指出。术语“包括”、“正包括”、“包含”和/或“正包含”,如在此所使用的,指示了所述特征、整体、步骤、操作、元件和/或组件的存在,但不排除存在或增加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组。如在此所述使用的,术语“和/或”和符号“/”表示包括一个或多个相关联的所列出的项目的任意的以及所有的组合。此外,虽然术语第一、第二等在此可被用于描述不同的步骤或计算,但是这些步骤或计算不应被这些术语所限制,而是这些术语仅用于将一个步骤或计算与另一个区别开。例如,第一计算可被称为第二计算,并且相似地,第一步骤可被称为第二步骤,而不背离本揭示内容的范围。
在图1中,示出了具有多个电池模块102的电动车100,这些电池模块102可被布置成任意不同的并联和串联的配置以产生期望的电池组输出电压和电容。如在此所使用的,术语“电动车”和“EV”可互换使用并可指示纯电动车、插电式混合动力车(也称为PHEV),或者混合动力车(也称为HEV),在此混合动力车使用多个推进源,包括电驱动系统。与每一个电池模块102相关联的是传感器模块104。传感器模块104可被用于监控任意多种电池状况,例如电池或模块温度和/或湿度、充电状态、充电和/或放电速率、电池故障等,由此提供关于电池组总体健康度的有用信息以及可在电池组内或单独的电池以及包括电池组的耦接内发生的任意的问题。传感器模块104和交通工具管理系统106经由通信总线108被连接起来。应该理解的是,虽然通信总线108被示出为在汽车100中,但是本公开的通信总线也可被用于基于任意类型的陆地、海洋或空中的交通工具以及将受益于使用例如在本文中所揭示的通信总线的任意其它类型的系统。
图2示出了依据本公开的一些实施例的通信总线系统200。通信总线系统200包括两线双向总线202、总线主机204以及总线从节点206至208。将理解的是通信总线系统200可包括比所示出的更少或更多数量的从节点。除其它类型的系统以外,通信总线系统200可适于图1所示的汽车电池应用。两线双向总线202可使用成对电线、屏蔽电缆、屏蔽对线(shieldedpairs)、双绞线、屏蔽电缆中的双绞线或其它变体来实现。两线双向总线202支持差分电压,正如将进一步说明的。两线双向总线202的远端210被示为可延伸的。可被耦接至两线双向总线202的总线主机和总线从设备的总数取决于不同的因素,例如电容性负载、对组件的驱动强度、终端、电线长度以及阻抗以及信号时序(signaltiming)。应该理解的是,总线主机204可以是控制器,例如微控制器或可编程逻辑器件,但是在一些实施例中从节点可以是传感器。
图3示出了图2中的通信总线系统的变形。总线系统300包括提供从节点的电流隔离的开关。如在现有的总线中,两线双向总线202连接总线主机204和总线从节点206至208。分别对应每一个从节点206至208的是开关S206至S208,其可受到激励以闭合或打开,从而沿着两线双向总线的电线中的一条电线使相应的从节点连接或断开连接。打开开关S206致使第一总线从节点206仍经由两线双向总线202耦接至总线主机204,但是使下游从节点(例如从节点207和208)断开连接,使得下游从节点不再与总线主机204通信。类似地,如果第一开关S206闭合,打开开关S207致使第二总线从节点207连接至总线主机204,但是下游从节点(例如从节点208)断开连接,使得下游从节点不再与总线主机204通信。这些动作和情况可针对其它的下游从节点重复。两线双向总线202支持差分电压。开关S206、S207和S208可使用不同类型的晶体管或继电器或其它电路实现。
图4示出了总线主机(例如总线主机204)以及总线从节点(例如从节点206和207)内部的电子电路的实施例。电阻器阶梯(resistorladder),即电阻R1、R2和R3,使得两线双向总线在无数据从主机流至从节点或从从节点流至主机时偏置成特定差分电压。在所示出的实施例中,当主机204中的开关Sa和Sb打开并且无数据流动时,当总线空闲时,电阻器阶梯在总线上设立为约0.9V。电阻器阶梯还提供用于两线双向总线的终端,设立总线的终端阻抗。电阻器阶梯具有被连接在电源电压和双向总线的第一电线402之间的第一电阻器R1、被连接在双向总线的第一电线402和第二电线404之间的第二电阻器R2,以及被连接在第二电线404和电接地之间的第三电阻器R3,该电接地可以为局部接地端(localgroundterminal)(例如,总线主机204的本地)或系统接地。虽然在所示出的实施例中,电阻器阶梯包括在总线主机204中或否则与总线主机204相关联,但电阻器阶梯可沿两线双向总线被放置在其它地方。在电阻器阶梯中电阻器R1至R3的电阻值对于低阻抗总线可被设置成相对低的值,或对于放置在总线主机和总线从节点上的降低的驱动强度要求可被设置成较高的值。在电阻器阶梯中较低阻抗总线,即具有较低的电阻值的总线,通常支持较高频率的通信以及较大抗噪度。较大抗噪度的一个原因在于给定的电流尖峰值,通过交叉耦合,在电阻值较低的两端产生的电压尖峰值较低。对于被添加至总线的每个总线从节点的低阻抗总线和较小电容性负载通常在信号上升和下降时间劣化之前支持较高数量的总线从节点。在一个示例中,电阻器阶梯中的电阻器分别为约300至360ohm,并且总线支持100kbps(千比特每秒)数据速率串行通信。
仍然参考图4,在总线主机204内部采用差分放大器A1以从双向总线的双线402和404中接收差分电压。应该理解的是术语“电线”可与术语“引线”互换。将差分放大器A1调节成将第一特定差分电压范围识别为逻辑0,并且将第二特定差分电压范围识别为逻辑1,并且在差分放大器A1的Rx端输出这些逻辑值。本文中所说明的实施例可使用不同类型的已知差分放大器。差分放大器A1的输出端Rx可被连接至UART(通用异步收发器)的接收器输入端,用于总线主机204。在示出的实施例中,电阻器阶梯具有电阻值,其被选定为用于在两线双向总线上设立特定的差分电压,该特定差分电压被差分放大器A1接收为逻辑1。因此,逻辑1送达UART的接收器输入端,UART将逻辑1翻译成空闲状态或进行标记,无定时转变至逻辑0状态(这将指示数据传输)或从逻辑0状态转变。总线主机204的接收路径因此接收差分电压,该差分电压是由电阻器阶梯设立的,或者由总线从节点中的一个发送的,并经由差分放大器A1将这些差分电压转化成逻辑0或1,并在Rx端上传送这些逻辑0和逻辑1。
继续参考图4,在总线主机204内部,发送路径从Tx端获得逻辑0和逻辑1,其可从上述UART的发送器输出,并在双向总线的两条线402、404上将其作为差分电压进行表示。将Tx端配置成通过缓冲器406缓冲逻辑0和逻辑1并且操作两个开关Sa、Sb,缓冲器406可为如图所示的反相器。第一开关Sa被连接在电源电压和双向总线的第一电线402之间,且第二开关Sb被连接在双向总线的第二电线404和接地端之间,该接地端可为局部接地端。在所示出的实施例中,到达总线主机204的发送路径的Tx输入端的逻辑1打开开关Sa和Sb,使得电阻器阶梯R1、R2、R3偏压值作为差分电压值在双向总线的两条电线402和404上表示。到达总线主机204的发送路径的Tx输入端的逻辑0闭合开关Sa和Sb使得从接地分布至电源电压的全部电压在双向总线的两条电线402和404上表示为差分电压。开关Sa和Sb可使用晶体管、或继电器或其它电路来实现。在一些实施例中可添加适用于缓冲器406的极性以及开关Sa和Sb规格的控制电路。在备选实施例中,差分电压的其它值可被表示用于逻辑0或逻辑1,也可使用其它类型驱动器并且可用三态缓冲器来替代这些开关,同时可对电路进行调节或可将备选电路设计成适应这些改变。
继续参考图4,总线从节点206包括一对电流隔离器U1和U2,其将总线从节点206的基于UART或其它微控制器的设备的发送器和接收器与双向总线电流隔离。优选地且如图所示,每一个电流隔离器U1和U2包括光隔离器,并且通常被称为光学隔离器或光耦合器。假设如优选地以及所示出地那样使用光隔离器,总线从节点206的发射侧接收由总线从节点的微控制器产生的并通过Tx端407发送出去的数字数据,即,逻辑0和逻辑1。该数据使用光电晶体管开关408被转发至双向总线的线402和404。当开关408打开时,总线上的差分电压保持由电阻器阶梯所设立的偏置值。当开关408闭合时,总线的两条电线402和404通过开关408基本同时被短路,并且在总线上的差分电压值接近于0V(零伏)。LED(发光二极管)410光耦合至光电晶体管408。该LED410可产生在红外线范围内的、在可见光范围内的,或者在紫外线范围内的光子,该光电晶体管408被选定或匹配成响应于该LED所产生的光子。在总线从节点206的Tx端407上出现的逻辑0通过反相器412进行反相,该反相器412为电阻器R5提供了电压,以及通过电阻器R5和通过LED410的电流。来自LED410的光子导致光电晶体管408接通,从而使开关闭合。总线从节点206的发送路径中的逻辑0因此在双向总线上表示为大致为0V的差分电压。例如,一种类型的光电晶体管在接通时具有标称5mA吸收能力(sinkcapablity),并且电阻器阶梯可调节电阻值使得光电晶体管可使两线双向总线的两条线402和404充分协同作用。总线从节点206的发送路径中的逻辑1表示为开关408打开或具有高阻抗,使得来自电阻器阶梯的偏置差分电压值主导(除非另一个发送器正在进行发送)。在变体中,其它差分电压值可被表示为用于逻辑0或逻辑1,并且可使用其它类型的驱动器或开关,例如那些参考总线主机进行讨论的。
仍参考图4,总线从节点206的接收路径利用第二电流隔离器U2,优选地包括如图所示的光隔离器,其被跨接在双向总线的线402和404上。光隔离器U2包括LED414和光电晶体管416。如在前述光隔离器中那样,LED414可产生在红外线范围内的、在可见光范围内的,或者在紫外线范围内等的光子,并且光电晶体管416应该被选定或匹配成响应于在相应范围内的光子。光隔离器U2起到差分放大器的作用,在此意义上,光隔离器的输出响应于在双向总线上所见到的各种差分电压。二极管D1连接在双向总线的第一线402和LED414的阳极(正)端之间,将电路的接通阈值有效提高至两个二极管压降。连接在LED414的阴极(负)端和双向总线的第二线404之间的电阻器R4起到对串联两个二极管D1和414的限流电阻器的作用。在双向总线上小于两个二极管压降的差分电压导致LED414关闭并且不产生光子,这致使光电晶体管416处于关断状态。被连接至局部电源电压并且与光电晶体管416串联的电阻器R6具有在电阻器R6与光电晶体管416之间交汇处的接收器端Rx409。当光电晶体管416关断时,总线从节点206的接收器端Rx409示为逻辑1,即,其接近于局部电源电压。在双向总线上大于两个二极管压降的差分电压导致LED414接通并且产生光子,从而使光电晶体管416变为接通状态。当通过光电晶体管416有充分电流,并取决于为电阻器R6选定的值,总线从节点206的接收器端Rx409示出为逻辑0。在总线从节点206的变体中可使用其它类型的差分放大器或其它类型的输入电路,可区别调节不同的差分电压和逻辑值的也可使用。例如,可使用具有磁滞现象(hysteresis)的差分放大器,MOSFET、双极性晶体管、继电器、公共电源和接地连接、其它类型或等级的偏置或极性等也可使用。使用光隔离器U1和U2允许总线从节点206具有局部接地和局部电源,其独立于总线主机204中的接地和电源。这在将从节点206应用于监控串联连接的电池的电池单元的电路时是有用的,其中DC(直流)电压可增加,其可能轻微地或者显著地超过主机204或其它从节点的电源电压。第二从节点207以及其它从节点可使用同样的电路,或可使用电路的变型。其它类型的隔离装置,例如变压器或电平位移电路,可被用在从节点206的变型中。
依据本公开的优选实施例,如图5所示,将附加电路添加至光隔离器U2的输出,从而使得从节点进入完全的睡眠模式,以便使耗电最小化。注意在图5中仅示出了具有附加电路的单个从节点206。应该理解的是该同样的电路可被用于设计成实现该功能的任意从节点,并且总线主机204以及双向总线的线402和404与前面所说明的相同。由于总线的这些方面在附图之间有所重复,所以在图5中被消除以简化附图。
在所示出的实施例中,从节点206通过被连接至Vbat+端的电池在本机供电。晶体管Q3,优选地为p型MOSFET晶体管,起到控制使电池何时耦接至稳压器501的开关的作用。稳压器501提供了用于从节点206上的微控制器的稳定电源V+。当从节点206处于睡眠模式时,Q3偏置成关断,从而使电池与稳压器501断开耦接。在该模式下,将电容器C1充电至高达Vbat+的全电压。当进行充电时,电容器C1使晶体管Q3保持偏置成关断。在这种状态下,从节点并不在系统上产生耗电,而耗电仅由于Q3的关断电流以及从节点的一些组件漏电电流,特别是与晶体管Q1和Q2、电容器C1、二极管D2以及U2的输出晶体管相关联的漏电电流。应该理解到的是该漏电处于毫微安(nano-amp)范围。
继续参考图5,当总线主机204在两线方向总线上发送数据比特时,光隔离器U2的LED414接通,产生光子,其被光电晶体管416接收,导致在光电晶体管416内产生基础电流。当光电晶体管内集电极电流流动时,电容器C1放电,从而使Q3的栅极电压降低。通过降低栅极电压,晶体管Q3接通并且将电池耦接至稳压器501。一旦Q3被接通,从节点206的微控制器接收供电,从而允许其开始执行其软件(例如,检测和报告电池温度、充电状态,等)。注意由于电容器C1的迅速放电速率,该放电速率比充电速率快得多,仅有一些数据比特必须由总线主机204发送以便向稳压器501供电,并初始化微控制器操作。
一旦被上电,微控制器确定是否需要从节点继续操作。如果需要继续操作,则微控制器将启动电源保持命令,在此也称为PS_保持命令。
该PS_保持命令执行若干功能。首先,其接通晶体管Q1。晶体管Q1优选地为n型MOSFET,其确定是否连接从节点的微控制器以接收数据。当确定保持PS_保持命令,即PS_保持命令为真时,则微控制器在总线上从总线主机204接收任意数据。当不再保持PS_保持命令,即PS_保持命令为假时,Q1在微控制器断电时阻止光隔离器U2的集电极节点漏电或电负载。PS_保持命令的第二功能是确保从节点微控制器持续操作。据此,当保持PS_保持功能时,则晶体管Q2接通并且二极管D2反向偏置。结果,电容器C1与到达光隔离器U2的集电极的高速数字数据传送隔开,从而允许晶体管Q3保持接通并且电池保持被耦接至稳压器。结果,继续微控制器操作。优选地晶体管Q2为n型MOSFET。
一旦从节点微控制器确定总线主机204不再在总线上传送数据,其初始化从节点断电时序。在该时序中,PS_保持解除,即,PS_保持命令为假,导致晶体管Q1和Q2关断。Q1关断阻断数据在总线上从总线主机204继续传送至从节点微控制器。关断Q2允许电容器C1充电,从而使Q3栅极上的电压上升并且允许Q3最终关断。一旦Q3偏置为关断,电池与稳压器501断开耦接并且微控制器断电。
图6示出如在图1至图5中在正常操作过程中两线双向总线上所见的差分电压示意图。如通常所理解的,当第一线402(也可被称为D+或V+)上的电压大致等于第二线404(也可被称为D-或V-)上的电压时差分电压被视为零。当第一线402上的电压大于第二线404上的电压时,差分电压被视为大于零。第一线402上或第二线404上的绝对电压可与参考电压(例如接地电压,其可以是局部的也可以是全局的)进行对比。所示出的差分电压值是针对特定的实施例选定的,并且其可进行调节,或者用作相对的或绝对的电压值,以用于进一步的实施例。
第一电压范围612中的电压从总线主机被发送至一个或多个总线从节点。第一电压范围612包括第一电压子范围602和第二电压子范围606。第二电压范围614中的电压从总线从节点被发送至总线主机。该第二电压范围614包括第二电压子范围606和第三电压子范围610。也就是说,第一电压范围612和第二电压范围614重叠。该第一电压范围612和第二电压范围614的重叠包括第二电压子范围606。第一电压子范围602和第三电压子范围610两者都被布置在该重叠之外。
第一电压子范围602为在3.3V和2.0V(包括3.3V和2.0V)之间的差分电压值。当总线主机发送逻辑0时第一电压子范围602表示为在双向总线上的差分电压。该第一电压子范围602被总线主机接收器接收为逻辑1,并被总线从节点接收器接收为逻辑0。第二电压子范围606用于在1.4V和0.7V(包括1.4V和0.7V)之间的差分电压值。当主机发送逻辑1、从节点发送逻辑1,或者主机或从节点都不发送,即总线空闲时,第二电压子范围606表示为在总线上的差分电压。第二电压子范围606被总线主机接收器接收为逻辑1并且被总线从节点接收器接收为逻辑1。第三电压子范围610为0.5V和0V(包括0.5V和0V)之间的差分电压值。当从节点发送逻辑0时,该第三电压子范围610表示为在总线上的差分电压。第三电压子范围610被总线主机接收器接收为逻辑0,被总线从节点接收器接收为逻辑1。在进一步的实施例中,图6中所示的电压电平可以是绝对电压,或者相对电压,被施加至两线双向总线,该两线中的一个接地或者接其它参考电压,且该两线中的另一个为信号线。电压极性可针对这些电压范围中的一个范围翻转,或者等价地差分电压可以是这些电压范围中的一个范围的负电压。
虽然在两线双向总线上也可进行其它差分电压值分配以及逻辑值分配并且成功操作,但是在本文中所示出的差分电压值和逻辑值分配具有在本文中所说明的总线系统通信中的强大属性。例如,串行通信可容易地被用于该总线系统中,总线主机具有UART并且每一个从节点都具有各自的UART。当没有UART传送数据时,所有的UART都发出空闲或标记状态,该状态为逻辑1。这表示为在第二电压子范围606中的一个电压,其被主机接收器接收为逻辑1并且被从节点接收器接收为逻辑1。在该空闲状态过程中,所有UART将查询逻辑0开始比特。当总线主机开始发送时,总线主机发送逻辑0的开始比特,其在总线上表示为在第一电压子范围602中的电压,其被总线主机接收器接收为逻辑1并且被各个从节点的接收器接收为逻辑0。总线主机接收器因此并不受总线主机传输干扰,因为虽然在一些实施例中总线主机正在发送,但是总线主机看不到其自己的传输并且总线主机并不监控用于总线从节点的输送的总线。应该理解到的是,在一些实施例中,从总线主机的传输压倒所有从总线从节点的传输。所有总线从节点(除非与总线断开连接)接收或视第一电压范围602为逻辑0或开始比特,并且开始从总线主机接收串行数据。总线主机能够启动向所有从节点的发送,但是不打扰接收总线主机本身的传输。由总线主机发送的逻辑0和逻辑1均由总线主机接收器体验为逻辑1,这使总线主机接收器保持处于空闲状态。
在反方向上,当总线从节点开始发送时,总线从节点发送开始比特为逻辑0,其在总线上表示为第三电压子范围610中的电压,该电压由各个总线从节点的接收器接收为逻辑1,并且被总线主机接收器接收为逻辑0。总线从节点的接收器因此并不受总线从节点传输干扰,并且可继续查询由总线主机发出的数据。总线主机(除非与正在发送的总线从节点断开连接)将第三电压子范围610接收为或视为逻辑0或开始比特,并开始从总线从节点接收串行数据。总线从节点可因此向总线主机进行发送,但是不打扰接收总线从节点本身的传输。其它总线从节点也不打扰从该总线从节点接收传输。由该总线从节点发出的逻辑0和逻辑1均被该总线从节点接收器体验为逻辑1,这使得总线从节点接收器保持处于空闲状态。通过总线值的这种布置,总线主机可向所有总线从节点广播,即,在广播模式下操作,并且单个从节点可在响应中反向与总线主机通信。该通信处理被最小化,这是因为总线主机接收器并不是必须考虑总线主机发送器的传输,且总线从节点接收器并不是必须考虑其它总线从节点的传输。应该理解到这降低了处理的总体开销。
对第一、第二和第三电压子范围602、606和610的选择可赋予通信方向性,如以上所讨论的。当在两线双向总线上发现第一电压子范围602时,通信是从总线主机到总线从节点。当在两线双向总线上发现第三电压子范围610时,通信是从总线从节点到总线主机。在一个实施例中,调节不同的组件值(即,所选定的组件),使得主机可在非法从节点在进行其本不应进行的通信时“赢得”总线。例如,参考图4,总线主机204的开关Sa和Sb的闭合开关阻抗可被选定为比总线从节点206的开关408的闭合开关阻抗更低的值,使得总线主机204可在总线上表示第一电压子范围602内的差分电压,即使总线从节点206企图在总线上表示第三电压子范围610内的差分电压。
本文中所说明的通信总线系统实现了在两线接口上进行低成本、双向、半双工的操作,其具有通过不同实施例提供的优点,包括使从节点总线完全断电并然后使从节点总线远程上电的能力。该总线主机以及总线从节点中的每一个都起到在许多微控制器中通常可找到的UART的收发器的作用,在每一个总线从节点的光隔离器都提供了电流隔离。如前面已注意到的,每一个总线从节点可通过连接至局部电池的电池单元以不同的局部电源进行操作,即使在该电池的电池单元是串行叠加的。而且,如果这些总线从节点中的一个经历到局部电源故障,总线主机和剩余的总线从节点之间的通信并不会中断。差分信号提供了针对共模噪声的高抗扰度。此外,设置防护带(guardband)1608和防护带2604以提供对系统中任何噪声的缓冲。应该理解的是,防护带604和608的范围,以及图6中的其它电压范围,是示意性的而并不意味着构成限制,因为任意可适用的范围都可被选定以实现本文所说明的功能。光隔离器还提供了针对共模噪声的高抗扰度。被保持为正的信号电压不会使总线从节点的光隔离器U1中的光电晶体管的发射极-基极结反向偏移,因此避免热载流子注入,热载流子注入已知降低了光电晶体管的增益。本文中所示出的电路作为普遍可用的UART的收发器进行工作。这些电路对于总线负载相对不敏感,这使得在附加总线从节点被添加到总线中时性能稳定。
图7示出了操作两线双向总线的方法。这一方法可使用本文所说明的具有如图6所示的差分电压值的通信总线系统实现。如在本实施例中呈现的方法可与使用总线主机204中的UART和总线从节点206和208中的每一个中的另一个UART兼容。该方法的变体可通过更少的或额外的步骤来实现,或者可将这些步骤进行重新布置,或者可使用其它的差分电压值,或绝对或相对电压值,以及使用不同数量的总线从节点。该方法初始化操作702,其中将第一防护带布置在第二和第三差分电压子范围之间。图6示出的差分电压电平和范围为适合该动作的候选。响应于第二和第三电压子范围中的且包括第一防护带的电压的电路可通过调节总线主机204中的差分放大器A1的响应和/或调节耦接至图4中两线双向总线的偏置电路中电阻器R1、R2和R3来设置。在操作704中,第二防护带被布置在第二和第一电压子范围之间。响应于第二和第三电压子范围中的且包括第一防护带的电压的电路可通过调节电阻器R6和R4和/或通过将二极管D1添加到总线从节点206的接收器部分进行设置。
继续参考图7,在操作706中将总线从节点耦接至双向总线。应该理解到的是本文中所说明的实施例可使用任意个数的总线从节点。在步骤708中将总线从节点的发送器连接与总线隔离开。该动作可使用如图4和图5所示的光隔离器或其它隔离装置完成。在操作710中将总线从节点的接收器连接与总线隔离开。类似地,该步骤可使用光隔离器或其它隔离装置完成。在操作712中,第一电压序列被发送至总线上。该第一电压序列包括第一电压子范围中的电压和第二电压子范围中的电压。例如,该第一序列可以是,如图6所示的使用代表逻辑0的第一电压子范围中的电压和代表逻辑1的第二电压子范围中的电压,从总线主机传输来自被耦接至总线主机的UART的二进制比特的串行通信。
在步骤714中,第一电压序列沿总线在第一位置处被翻译成与空闲状态相关联的单个逻辑值。例如,第一位置可为将总线主机耦接至总线的地方。总线主机的接收器将第一电压子范围中的电压翻译成逻辑1。同样地,总线主机的接收器将第二电压子范围中的电压翻译成逻辑1。据此,接收器见到该单个逻辑值并且耦接至总线主机的接收器的UART保持空闲状态。在操作716中,第一序列在第二位置处被翻译成应用两个逻辑值的活动通信。例如,沿总线的第二位置可为将总线从节点耦接至总线的地方。该总线从节点的接收器将第一电压子范围电压翻译成逻辑0。同样地,从节点的接收器将第二电压子范围内的电压翻译成逻辑1。所以,接收器将这两个逻辑值视为1和0序列的一部分,其指示了数据的活动的通信,例如要由被耦接至总线从节点的接收器的UART接收的消息。
在动作718中,将第二电压序列发送至总线上。该第二电压序列包括如图6所示的在第二电压子范围中的电压和在第三电压子范围中的电压。例如,第二序列可为,使用代表逻辑1的第二电压子范围中的电压以及代表逻辑0的在第三电压子范围内的电压,从总线从节点对于来自耦接至该总线从节点的UART的二进制比特的串行通信的第二传输。在操作720中,第二序列在第一位置处被翻译成应用两个逻辑值的活动通信。例如,第一位置可为总线主机被耦接至总线的地方。总线主机的接收器将第二电压子范围中的电压翻译成逻辑1。同时,总线主机的接收器将第三电压子范围中的电压翻译成逻辑0。所以,接收器将这两个逻辑值示为1和0序列的一部分,这指示了数据的活动通信,例如由被耦接至总线主机的接收器的UART接收的消息。
在动作722中,第二电压序列在第二位置处被翻译成与空闲状态相关联的单个逻辑值。例如,第二位置可以是总线从节点被耦接至总线的地方。总线从节点的接收器将第二电压子范围中的电压翻译成逻辑1。总线从节点的接收器同样将第三电压子范围中的电压翻译成逻辑1。因此该总线从节点的接收器见到该单个逻辑值并且被耦接至总线从节点的接收器的UART保持处于空闲状态。虽然该方法操作是以特定的顺序说明的,但是应该理解的是在所说明的操作之间可执行其它操作,所说明的操作可被调节,使得它们在稍有不同的时间发生,或者这些所说明的操作可分布在可使得这些处理操作在与该处理相关联的不同时间间隔中发生的系统中。
系统和方法已经总体进行了描述,以作为帮助理解本公开的细节。在一些情况下,已知的结构、材料和/或操作并未具体示出或详细描述以避免模糊本公开的方面。在其它情况下,为了提供对本公开的详尽的理解,已经给出了特定细节。一个相关领域的技术人员将认识到本公开可以其它的特定形式实施,例如适应特定的系统或设备或状况或材料或组件,而不背离其精神或本质特征。因此,本文中的揭示内容和描述旨在作为示意性的,而非限制本公开的范围。
Claims (16)
1.一种双向总线系统,其特征在于包括:
两线双向总线;
总线主机,其被耦接至所述两线双向总线;
至少一个从节点,其被耦接至所述两线双向总线,所述至少一个从节点进一步包括:
第一电流隔离器,其被耦接至从节点微控制器,其中所述第一电流隔离器将从所述从节点微控制器接收到的微控制器生成的数字数据发送至所述两线双向总线;
第二电流隔离器,其被耦接至所述从节点微控制器,其中所述第二电流隔离器从所述两线双向总线接收总线主机数字数据,并将所述总线主机数字数据发送至所述从节点微控制器;
从节点电源,其被耦接至所述从节点微控制器并被耦接至所述第二电流隔离器,其中,所述从节点电源与所述两线双向总线电流隔离;以及
电源开关,其被耦接至所述从节点电源,所述电源开关进一步包括:
第一晶体管,其中所述第一晶体管在第一晶体管第一状态下将所述从节点电源耦接至所述从节点微控制器并耦接至所述第二电流隔离器,并且其中,所述第一晶体管在第一晶体管第二状态下将所述从节点电源与所述从节点微控制器并与所述第二电流隔离器断开耦接;以及
电容器,其被连接至所述第一晶体管,其中,当所述电容器充电时,所述电容器使所述第一晶体管保持在所述第一晶体管第二状态,并且其中,当所述电容器放电时,所述电容器使所述第一晶体管转变至所述第一晶体管第一状态。
2.如权利要求1所述的双向总线系统,其特征在于所述第一电流隔离器包括第一光隔离器,并且其中,所述第二电流隔离器包括第二光隔离器。
3.如权利要求1或2所述的双向总线系统,其特征在于进一步包括稳压器,其被插在所述从节点电源和所述从节点微控制器之间,并被插在所述从节点电源和所述第二电流隔离器之间。
4.如权利要求3所述的双向总线系统,其特征在于所述稳压器被插在所述第一晶体管和所述从节点微控制器之间,并被插在所述第一晶体管和所述第二电流隔离器之间。
5.如权利要求1或2所述的双向总线系统,其特征在于所述第一晶体管包括p型MOSFET晶体管,其中,所述第一晶体管第一状态对应于所述p型MOSFET晶体管偏置成接通,并且其中,所述第一晶体管第二状态对应于所述p型MOSFET晶体管关断。
6.如权利要求5所述的双向总线系统,其特征在于当所述电容器放电时,所述电容器将所述p型MOSFET晶体管的栅极电压降低,并且其中,当所述电容器充电时,所述电容器使所述p型MOSFET晶体管的所述栅极电压升高。
7.如权利要求1或2所述的双向总线系统,其特征在于当所述从节点电源与所述从节点微控制器并与所述第二电流隔离器断开耦接时,通过所述第二电流隔离器接收所述总线主机数字数据导致所述电容器放电,其中所述电容器放电使所述第一晶体管从所述第一晶体管第二状态转变至所述第一晶体管第一状态,从而将所述从节点电源耦接至所述从节点微控制器并且耦接至所述第二电流隔离器。
8.如权利要求1所述的双向总线系统,其特征在于进一步包括被连接至所述第二电流隔离器的第二晶体管,其中处于第二晶体管第一状态的所述第二晶体管将所述总线主机数字数据传送至所述从节点微控制器,并且其中处于第二晶体管第二状态的所述第二晶体管阻止对应于所述第二电流隔离器的集电极节点的漏电或电负载。
9.如权利要求1所述的双向总线系统,其特征在于进一步包括:
二极管,其被插在所述第二电流隔离器和所述电容器之间,以及
第二晶体管,其中,处于第二晶体管第一状态的所述第二晶体管反向偏置所述二极管,使所述电容器保持放电,并且将所述电容器与所述第二电流隔离器的集电极节点隔离,并且其中,处于所述第二晶体管第二状态下的所述第二晶体管使所述电容器充电并且使所述第一晶体管转变至所述第一晶体管第二状态。
10.如权利要求8或9所述的双向总线系统,其特征在于当所述第一晶体管从所述第一晶体管第二状态转变至所述第一晶体管第一状态时,所述从节点微控制器被配置成确定是否需要所述从节点继续操作,其中如果所述从节点微控制器确定需要所述从节点继续操作,则所述从节点微控制器被配置成激活电源保持命令,其中,激活所述电源保持命令将所述第二晶体管置于所述第二晶体管第一状态。
11.如权利要求10所述的双向总线系统,其特征在于所述从节点微控制器被配置成,在总线主机数字数据停止传输至所述从节点微控制器时,解除所述电源保持命令,其中,解除所述电源保持命令使所述第二晶体管从所述第二晶体管第一状态转变至所述第二晶体管第二状态。
12.如权利要求8或9所述的双向总线系统,其特征在于所述第二晶体管包括n型MOSFET晶体管,其中,所述第二晶体管第一状态对应于所述n型MOSFET晶体管偏置成接通,且其中,所述第二晶体管第二状态对应于所述n型晶体管关断。
13.如权利要求12所述的双向总线系统,其特征在于当所述第一晶体管从所述第一晶体管第二状态转变至所述第一晶体管第一状态时,所述从节点微控制器被配置成确定是否需要所述从节点继续操作,其中,如果所述从节点微控制器确定需要所述从节点继续操作,则所述从节点微控制器被配置成激活电源保持命令,其中,激活所述电源保持命令将所述n型MOSFET晶体管偏置成接通。
14.如权利要求13所述的双向总线系统,其特征在于所述从节点微控制器被配置成,在总线主机数字数据停止传输至所述从节点微控制器时,解除所述电源保持命令,其中,解除所述电源保持命令使所述n型MOSFET晶体管从所述第二晶体管第一状态转变至所述第二晶体管第二状态。
15.如权利要求1或2所述的双向总线系统,其特征在于所述第一晶体管包括p型MOSFET晶体管,其中,所述第一晶体管第一状态对应于将所述p型MOSFET晶体管偏置成接通,并且其中所述第一晶体管第二状态对应于将所述p型MOSFET晶体管关断,所述双向总线系统进一步包括:
第一n型MOSFET晶体管,其被连接至所述第二电流隔离器,其中,当所述第一n型MOSFET晶体管被偏置成接通时,所述第一n型MOSFET晶体管将所述总线主机数字数据送至所述从节点微控制器,并且其中,当所述第一n型MOSFET断开时,所述第一n型MOSFT晶体管阻止对应于所述第二电流隔离器的集电极节点漏电或电负载;
二极管,其被插在所述第二电流隔离器和所述电容器之间,以及
第二n型MOSFET晶体管,其中,当所述第二n型MOSFET晶体管被偏置成接通时,所述第二n型MOSFET晶体管反向偏置所述二极管、保持所述电容器放电,并且将所述电容器与所述第二电流隔离器的集电极节点隔离,并且其中,当所述第二n型MOSFET晶体管关断时,所述第二n型MOSFET晶体管使所述电容器充电并且使所述p型MOSFET晶体管关断;
其中,当所述p型MOSFET晶体管初始地偏置成接通时,所述从节点微控制器被配置成确定是否需要所述从节点继续操作,其中,如果所述从节点微控制器确定需要所述从节点继续操作,则所述从节点微控制器被配置成激活电源保持命令,其中,当所述电源保持命令激活时,所述第一和第二n型MOSFET晶体管偏置成接通。
16.如权利要求15所述的双向总线系统,其特征在于所述从节点微控制器被配置成,当总线主机数字数据停止传输至所述从节点微控制器时,解除所述电源保持命令,其中,当所述从节点微控制器解除所述电源保持命令时,所述第一和第二n型MOSFET晶体管关断。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/201,803 | 2014-03-08 | ||
US14/201,803 US9430438B2 (en) | 2014-03-08 | 2014-03-08 | Communication bus with zero power wake function |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204833255U true CN204833255U (zh) | 2015-12-02 |
Family
ID=54017512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201520130563.2U Active CN204833255U (zh) | 2014-03-08 | 2015-03-06 | 双向总线系统 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9430438B2 (zh) |
CN (1) | CN204833255U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113934673A (zh) * | 2021-12-16 | 2022-01-14 | 知迪汽车技术(北京)有限公司 | 一种数据传输隔离电路及数据传输设备 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10089274B2 (en) * | 2013-03-13 | 2018-10-02 | Atieva, Inc. | Dual voltage communication bus |
US20170021444A1 (en) * | 2014-04-04 | 2017-01-26 | Trafimet Group S.P.A. | Control system for welding systems |
US9768977B2 (en) * | 2015-07-01 | 2017-09-19 | QUALCOMM Technologies International, Ltd | Low-power can management |
US9961640B2 (en) * | 2015-09-04 | 2018-05-01 | Fci Inc | Communication system and IoT system |
US10681638B2 (en) | 2015-09-04 | 2020-06-09 | Dialog Semiconductor Korea Inc. | Communication system and IoT system |
KR101696432B1 (ko) * | 2016-07-19 | 2017-01-17 | 주식회사 실리콘마이터스 | 다중 구성 스위치 모드 충전시스템, 충전회로 및 충전방법 |
KR20220101776A (ko) * | 2016-08-25 | 2022-07-19 | 아나로그 디바이시즈 인코포레이티드 | 원격 버스 활성화를 위한 시스템들 및 기술들 |
US11896279B2 (en) | 2018-09-07 | 2024-02-13 | Cilag Gmbh International | Surgical modular energy system with footer module |
US11923084B2 (en) | 2018-09-07 | 2024-03-05 | Cilag Gmbh International | First and second communication protocol arrangement for driving primary and secondary devices through a single port |
US11804679B2 (en) | 2018-09-07 | 2023-10-31 | Cilag Gmbh International | Flexible hand-switch circuit |
US11743665B2 (en) | 2019-03-29 | 2023-08-29 | Cilag Gmbh International | Modular surgical energy system with module positional awareness sensing with time counter |
USD939545S1 (en) | 2019-09-05 | 2021-12-28 | Cilag Gmbh International | Display panel or portion thereof with graphical user interface for energy module |
US11857252B2 (en) | 2021-03-30 | 2024-01-02 | Cilag Gmbh International | Bezel with light blocking features for modular energy system |
US11968776B2 (en) | 2021-03-30 | 2024-04-23 | Cilag Gmbh International | Method for mechanical packaging for modular energy system |
US20220313369A1 (en) * | 2021-03-30 | 2022-10-06 | Cilag Gmbh International | Method for intelligent instruments for modular energy system |
US11978554B2 (en) | 2021-03-30 | 2024-05-07 | Cilag Gmbh International | Radio frequency identification token for wireless surgical instruments |
US11980411B2 (en) | 2021-03-30 | 2024-05-14 | Cilag Gmbh International | Header for modular energy system |
US11950860B2 (en) | 2021-03-30 | 2024-04-09 | Cilag Gmbh International | User interface mitigation techniques for modular energy systems |
US11963727B2 (en) | 2021-03-30 | 2024-04-23 | Cilag Gmbh International | Method for system architecture for modular energy system |
US11811542B1 (en) * | 2022-06-01 | 2023-11-07 | NDSL, Inc. | Galvanic isolation circuitry and associated low power wakeup methods |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5142277A (en) * | 1990-02-01 | 1992-08-25 | Gulton Industries, Inc. | Multiple device control system |
US5121033A (en) * | 1990-12-28 | 1992-06-09 | Wheelock Inc. | Strobe circuit utilizing optocoupler in DC-to-DC converter |
US5446349A (en) * | 1994-05-10 | 1995-08-29 | Wheelock Inc. | Strobe circuit utilizing optocoupler in DC-to-DC converter |
US8380905B2 (en) * | 2010-05-21 | 2013-02-19 | National Semiconductor Corporation | Isolated communication bus and related protocol |
US8907625B2 (en) * | 2011-07-15 | 2014-12-09 | O2Micro, Inc. | Battery management systems with vertical bus circuits |
EP4180981A1 (en) * | 2011-10-05 | 2023-05-17 | Analog Devices, Inc. | Two-wire communication system for high-speed data and power distribution |
US9229889B2 (en) * | 2013-03-13 | 2016-01-05 | Atieva, Inc. | Dual voltage communication bus |
US9514086B2 (en) * | 2013-03-13 | 2016-12-06 | Atieva, Inc. | Configuration switch for a broadcast bus |
-
2014
- 2014-03-08 US US14/201,803 patent/US9430438B2/en active Active
-
2015
- 2015-03-06 CN CN201520130563.2U patent/CN204833255U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113934673A (zh) * | 2021-12-16 | 2022-01-14 | 知迪汽车技术(北京)有限公司 | 一种数据传输隔离电路及数据传输设备 |
Also Published As
Publication number | Publication date |
---|---|
US20150254206A1 (en) | 2015-09-10 |
US9430438B2 (en) | 2016-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN204833255U (zh) | 双向总线系统 | |
CN105191221B (zh) | 双向总线系统和操作双向总线的方法 | |
CN105122229B (zh) | 用于通信总线的容错回路 | |
US20140281078A1 (en) | Configuration switch for a broadcast bus | |
CN107452992B (zh) | 用于电池管理的功率平衡通信 | |
CN105429624B (zh) | 信号隔离器系统中的开关键调制信号的解调 | |
CN101129036B (zh) | 控制设备用的带可调节的端接网络的收发器 | |
CN105471687A (zh) | 控制器区域网络总线驱动器及用于控制所述驱动器的方法 | |
CN104238489B (zh) | 网络通信控制装置、系统和方法 | |
CN102893567A (zh) | 有效进入差分发送器和接收器的省电模式以及从该模式的恢复 | |
EP3598409A1 (en) | Transceiver with galvanic isolation means | |
WO2001039515A2 (en) | I2c opto-isolator circuit | |
US10089274B2 (en) | Dual voltage communication bus | |
CN104520129A (zh) | 用于禁止和允许电动机动车辆控制模块的方法和系统 | |
CN101470151B (zh) | Can总线隔离电路 | |
CN114124129A (zh) | 控制器和收发器 | |
CN110015084A (zh) | 一种汽车对汽车充电系统、汽车及其控制方法 | |
CN106712764B (zh) | 通讯隔离与电平转换电路 | |
EP3783834B1 (en) | Control method, power receiving device and system | |
CN106055503B (zh) | 信号线接口 | |
CN110154824B (zh) | 电池包休眠的检测装置、方法及车辆 | |
CN219634993U (zh) | 一种车辆的充电系统和电动汽车 | |
US6407402B1 (en) | I2C opto-isolator circuit | |
CN217063992U (zh) | 一种电平切换分时复用及隔离电路、tws耳机系统 | |
CN104683118A (zh) | 基于mbus的供电通讯装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |