CN204720147U - 单级闸极驱动电路的多输出设计 - Google Patents

Abstract

本实用新型为一种单级闸极驱动电路的多输出设计，单级闸极驱动电路具有一第一扫描电路及一第二扫描电路，第一扫描电路包含一设定单元及一驱动单元，设定单元接收一起始信号产生一控制信号。驱动单元接收控制信号及一第一频率信号，控制信号及第一频率信号使驱动单元产生一第一扫描信号。驱动单元依据第一频率信号驱动第一扫描信号提升至一第一电平，驱动单元依据第一频率信号驱动第一扫描信号降低至一第二电平。第二扫描电路接收第一扫描信号及一第二频率信号，第二扫描电路依据第一扫描信号及第二频率信号产生一第二扫描信号。

Description

单级闸极驱动电路的多输出设计

技术领域

本实用新型关于一种单级闸极驱动电路，尤其是关于一种单级闸极驱动电路的多输出设计。

背景技术

薄膜晶体管显示器已成为现在显示科技产品的主流，尤其应用于手机上有轻巧及方便携带等特点，而且非晶硅薄膜晶体管相对于多晶硅薄膜晶体管而言，使用非晶硅薄膜晶体管所制作的显示器能够降低生产成本，且能够在低温下制作在大面积的玻璃基板上，而提高生产速率。

随着系统整合式玻璃面板的概念陆续提出，近来许多产品将显示器驱动电路中的闸极扫描电路整合在玻璃上，即为GOA(Gate-Driver-on-Array)电路，GOA电路具有诸多优势，除了可以减少显示器边框的面积外，更能够减少闸极扫描驱动电路IC的使用。

鉴于显示器窄边框的需求，本实用新型提出降低单级闸极驱动电路面积需求的技术。

发明内容

本实用新型的目的之一，为提供一种单级闸极驱动电路，其可以提升扫描线充放电速度。

本实用新型的目的之一，为提供一单级闸极驱动电路，其利用多输出设计达到布局面积的减少。

为达以上目的，本实用新型提供一种单级闸极驱动电路，其具有多个扫描电路而为多输出设计，其中一第一扫描电路包含一设定单元与一驱动单元，设定单元接收一起始信号产生一控制信号，驱动单元耦接设定单元并接收控制信号及一第一频率信号，控制信号及第一频率信号使驱动单元产生一第一扫描信号。驱动单元依据第一频率信号驱动第一扫描信号提升至一第一电平，驱动单元依据第一频率信号驱动第一扫描信号降低至一第二电平，第一电平高于第二电平。一第二扫描电路耦接第一扫描电路，并接收第一扫描信号及一第二频率信号，第二扫描电路依据第一扫描信号及第二频率信号产生一第二扫描信号。

为达上述目的，本实用新型提出以下技术方案：

一种单级闸极驱动电路的多输出设计，该单级闸极驱动电路具有多个扫描电路，包含：

一第一扫描电路，其包含：

一设定单元，接收一起始信号，产生一控制信号；

一驱动单元，耦接该设定单元，接收该控制信号及一第一频率信号，该控制信号及该第一频率信号使该驱动单元产生一第一扫描信号，该驱动单元依据该第一频率信号驱动该第一扫描信号提升至一第一电平，该驱动单元依据该第一频率信号驱动该第一扫描信号降低至一第二电平，该第一电平高于该第二电平；及

一第二扫描电路，耦接该第一扫描电路，接收该第一扫描信号及一第二频率信号，该第二扫描电路依据该第一扫描信号及该第二频率信号产生一第二扫描信号；

其中，该单级闸极驱动电路输出该第一扫描信号及该第二扫描信号至多个像素，控制所述像素。

根据本实用新型提出的单级闸极驱动电路的多输出设计，该设定单元包含：

一第一设定组件，具有一输入端、一控制端及一输出端，该输入端接收一第一电源，该控制端接收该起始信号，该输出端耦接该驱动单元，该第一设定组件依据该起始信号及该第一电源产生该控制信号；及

一第二设定组件，具有一输入端、一控制端及一输出端，该输入端接收一第二电源，该控制端接收一第三扫描信号，该输出端耦接该驱动单元，该第二设定组件依据该第三扫描信号及该第二电源设定该控制信号。

根据本实用新型提出的单级闸极驱动电路的多输出设计，该驱动单元包含：

一驱动组件，具有一输入端、一控制端及一输出端，该输入端接收该第一频率信号，该控制端耦接该设定单元，该输出端耦接该第二扫描电路，该驱动组件依据该第一频率信号及该控制信号而产生该第一扫描信号；及

一电容器，耦接于该驱动组件的该控制端与该输出端之间，依据该控制信号及该第一频率信号提升该第一扫描信号的电平。

根据本实用新型提出的单级闸极驱动电路的多输出设计，更包含：

一抗噪声电路，耦接该第一扫描电路及该第二扫描电路，接收该第一频率信号，降低该第一扫描电路的噪声及该第二扫描电路的噪声。

根据本实用新型提出的单级闸极驱动电路的多输出设计，该抗噪声电路包含：

一控制单元，接收一第一电源、该第一频率信号及该控制信号，该控制信号控制该抗噪声电路未启用抗噪声工作，该第一电源及该第一频率信号控制该抗噪声电路启用抗噪声工作。

根据本实用新型提出的单级闸极驱动电路的多输出设计，该抗噪声电路包含一抗噪声单元，该抗噪声单元包含：

一第一晶体管，具有一输入端、一控制端及一输出端，该输入端耦接该第一扫描电路的该驱动单元，该控制端耦接该控制单元，该输出端耦接一参考电平，该第一晶体管使该第一扫描电路的该驱动单元的一控制端的电平稳定于该参考电平；

一第二晶体管，具有一输入端、一控制端及一输出端，该输入端耦接该第一扫描电路的该驱动单元，该控制端耦接该控制单元，该输出端耦接该参考电平，该第二晶体管使该第一扫描电路的该驱动单元的一输出端的电平稳定于该参考电平；

一第三晶体管，具有一输入端、一控制端及一输出端，该输入端耦接该第二扫描电路的一驱动单元，该控制端耦接该控制单元，该输出端耦接该参考电平，该第三晶体管使该第二扫描电路的该驱动单元的一控制端的电平稳定于该参考电平；及

一第四晶体管，具有一输入端、一控制端及一输出端，该输入端耦接该第二扫描电路的该驱动单元，该控制端耦接该控制单元，该输出端耦接该参考电平，该第四晶体管使该第二扫描电路的该驱动单元的一输出端的电平稳定于该参考电平。

根据本实用新型提出的单级闸极驱动电路1的多输出设计，该抗噪声电路包含：

一保护单元，具有一输入端、一控制端及一输出端，该输入端耦接该第一晶体管、该第二晶体管、该第三晶体管与该第四晶体管，该控制端接收一第三频率信号，该输出端耦接该参考电平，该保护单元依据该第三频率信号而周期性的将该第一晶体管、该第二晶体管、该第三晶体管与该第四晶体管的该控制端维持于该参考电平。

根据本实用新型提出的单级闸极驱动电路的多输出设计，该第一扫描电路的该驱动单元的一控制端透过该第二扫描电路的一设定单元而电性连接该第二扫描电路的一驱动单元的一控制端。

根据本实用新型提出的单级闸极驱动电路的多输出设计，该单级闸极驱动电路的多输出设计为一单向扫描。

根据本实用新型提出的单级闸极驱动电路1的多输出设计，其中一显示器具有多个单级闸极驱动电路，一第三频率信号同时控制所述单级闸极驱动电路的一第一单级闸极驱动电路放电与一第二单级闸极驱动电路充电，该第一频率信号同时控制所述单级闸极驱动电路的该第二单级闸极驱动电路放电与一第三单级闸极驱动电路充电。

附图说明

图1为本实用新型的多级闸极驱动电路的串接的一实施例的图示；

图2为本实用新型的单级闸极驱动电路的多输出设计的一实施例的电路图；

图3为本实用新型的单级闸极驱动电路的多输出设计的时序图；

图4为本实用新型图2的下一级闸极驱动电路的多输出设计的电路图；

附图标记说明：1-第一单级闸极驱动电路；2-第二单级闸极驱动电路；3-第三单级闸极驱动电路；10-设定单元；11-驱动单元；12-设定单元；13-驱动单元；14-控制单元；15-抗噪声单元；16-保护单元；A-控制信号；B-控制信号；C-控制信号；CLK1-第一频率信号；CLK2-第二频率信号；CLK3-第三频率信号；CLK4-第四频率信号；D-控制信号；E-控制信号；F-控制信号；M1-第一设定组件；M2-第二设定组件；M3-驱动组件；M4-设定组件(在图式中出现，但说明书中并未点出)；M5-驱动组件；M6-晶体管；M7-晶体管；M8-晶体管；M9-第一晶体管；M10-第二晶体管；M11-第三晶体管；M12-第四晶体管；M13-晶体管；REF-参考电平；S0-起始信号；S1-第一扫描信号；S2-第二扫描信号；S3-第三扫描信号；S4-第四扫描信号；S5-第五扫描信号；S6-第六扫描信号；S7-第七扫描信号；T1-第一区间；T2-第二区间；T3-第三区间；T4-第四区间；T5-第五区间；T6-第六区间；T7-第七区间；T8-第八区间；T9-第九区间；T10-第十区间；T11-第十一区间；VDD-第一电源；VSS-第二电源。

具体实施方式

为使审查员对本实用新型的特征及所达成的功效有更进一步的了解与认识，谨佐以实施例及配合详细的说明，说明如后：

请参阅图1，为本实用新型的多级闸极驱动电路的串接的一实施例的图示。如图所示为多级闸极驱动电路1、2、3串接，且每一级闸极驱动电路1、2、3皆分别输出两个扫描信号S1-S6。本实用新型的第一闸级驱动电路1接收一起始信号S0、一第一频率信号CLK1与一第二频率信号CLK2产生一第一扫描信号S1与一第二扫描信号S2，第一扫描信号S1与第二扫描信号S2透过多个扫描线控制多个像素，其中第二扫描信号S2亦是一第二单级闸极驱动电路2的起始信号，同理第二单级闸极驱动电路2输出的扫描信号S4亦是第三单级闸极驱动电路3的起始信号。即是说，单级闸极驱动电路1若非第一级时，单级闸极驱动电路1同样会接收前一级闸级驱动电路的扫描信号作为起始信号S0。

请参阅图2，为本实用新型的单级闸极驱动电路1的多输出设计的一实施例的电路图。如图所示，第一单级闸极驱动电路1具有两个扫描电路，一第一扫描电路包含一设定单元10与一驱动单元11，一第二扫描电路包含一设定单元12与一驱动单元13。设定单元10接收起始信号S0与一第一电源VDD而产生一控制信号A，驱动单元11耦接设定单元10并接收控制信号A与第一频率信号CLK1，控制信号A控制驱动单元11依据第一频率信号CLK1产生第一扫描信号S1，即是说，控制信号A与第一频率信号CLK1使驱动单元11产生第一扫描信号S1。第二扫描电路的设定单元12耦接第一扫描电路的驱动单元11，并接收第一扫描信号S1与第一电源VDD而产生一控制信号B。驱动单元13耦接设定单元12，并接收控制信号B与第二频率信号CLK2，控制信号B控制驱动单元13依据第二频率信号CLK2产生第二扫描信号S2，即是说，控制信号B与第二频率信号CLK2使驱动单元13产生第二扫描信号S2。如此本实用新型的第一单级闸极驱动电路1输出第一扫描信号S1与第二扫描信号S2，而为一单级闸极驱动电路的多输出设计。

复参阅图1与图2，第一扫描电路的设定单元10包含一第一设定组件M1与一第二设定组件M2，第一设定组件M1具有一输入端、一控制端及一输出端，输入端接收第一电源VDD，控制端接收起始信号S0，输出端耦接驱动单元11，第一设定组件M1依据起始信号S0及第一电源VDD产生控制信号A。第二设定组件M2具有一输入端、一控制端及一输出端，输入端接收一第二电源VSS，控制端接收一第二单级闸极驱动电路2输出的一第三扫描信号S3，输出端耦接驱动单元11，第二设定组件M2依据第三扫描信号S3及第二电源VSS设定控制信号A，即是说，第三扫描信号S3将控制信号A设定为第二电源VSS的电平。若第二电源VSS的电平为一地电位，则第三扫描信号S3将控制信号A设定为地电位，如此第三扫描信号S3使控制信号A放电而降低为地电位，所以驱动单元11不会产生第一扫描信号S1。

再者，第一扫描电路的驱动单元11包含一驱动组件M3与一电容器C1，驱动组件M3具有一输入端、一控制端及一输出端，输入端接收第一频率信号CLK1，控制端耦接设定单元10，输出端耦接第二扫描电路的设定单元12，驱动组件M3依据第一频率信号CLK1及控制信号A而产生第一扫描信号S1。如此，第一扫描电路的驱动单元11的输出端输出第一扫描信号S1，第一扫描信号S1耦接第二扫描电路的设定单元12，以使第二扫描电路产生第二扫描信号S2。

参阅图2，第一扫描电路还包含一电容器C1，电容器C1耦接于驱动组件M3的控制端与输出端之间。因此，当控制信号A未控制驱动组件M3导通时，电容器C1的一第一端的电平为控制信号A的电平，当控制信号A控制驱动组件M3导通时，电容器C1的一第二端的电平为第一频率信号CLK1的电平，而且电容器C1的第一端的电平改为控制信号A的电平加上第一频率信号CLK1的电平。如此，当第一频率信号CLK1为一高电平时，电容器C1的第一端为控制信号A的电平加上第一频率信号CLK1的电平；即电容器C1依据控制信号A及第一频率信号CLK1提升第一扫描信号S1的电平。

承接上述，当第一频率信号CLK1为一低电平(例如：一地电位)时，电容器C1的第一端为控制信号A的电平。即是说，驱动组件M3的控制端会依据第一频率信号CLK1提升电平或降低电平而产生第一扫描信号S1，或者可以说本实用新型的单级闸极驱动电路1利用驱动单元11、13就可以完成扫描线的充电与放电工作，而大幅减少电路面积并提升对扫描线的充电速度。

此外，如图2所示，第一扫描电路的控制信号A仅需要控制驱动组件M3而无须控制驱动组件M5，第二扫描电路的控制信号B同样仅需要控制驱动组件M5而无须控制其它驱动组件，所以本实用新型的单级闸极驱动电路1的输出负载较低，以至于单级闸极驱动电路1的输出能力较好。

复参阅图2，本实用新型的单级闸极驱动电路1具有一抗噪声电路，抗噪声电路耦接第一扫描电路及第二扫描电路，并接收第一频率信号CLK1以降低第一扫描电路1的噪声及第二扫描电路的噪声，此处所指发生噪声的地方为驱动组件M3、M5的控制端与输出端的噪声。抗噪声电路包含一控制单元14、抗噪声单元15与一保护单元16，控制单元14接收第一电源VDD、第一频率信号CLK1及控制信号A。

承接上述，控制单元14包含多个晶体管M6-M8，第一电源VDD控制晶体管M7处于导通状态，第一频率信号CLK1控制晶体管M6为导通或截止状态，同样的，控制信号A控制晶体管M8为导通或截止状态。其中，控制信号A控制晶体管M8导通时，控制信号C为参考电平REF，因此抗噪声电路未启用抗噪声工作，即是说，控制信号A控制抗噪声电路未启用抗噪声工作。当控制信号A控制晶体管M8截止时，若第一频率信号CLK1控制晶体管M6导通，则控制信号C为第一电源VDD的电平，如此抗噪声电路启用抗噪声工作，即是说，第一电源VDD及第一频率信号CLK1控制抗噪声电路启用抗噪声工作。

参阅图2，抗噪声单元15包含一第一晶体管M9、一第二晶体管M10、一第三晶体管M11与一第四晶体管M12，第一晶体管M9具有一输入端、一控制端及一输出端，输入端耦接第一扫描电路的驱动单元11，控制端耦接控制单元14，输出端耦接一参考电平REF，第一晶体管M9使第一扫描电路的驱动单元11的一控制端的电平稳定于参考电平REF。第二晶体管M10具有一输入端、一控制端及一输出端，输入端耦接第一扫描电路的驱动单元11，控制端耦接控制单元14，输出端耦接参考电平REF，第二晶体管M10使第一扫描电路的驱动单元11的输出端的电平稳定于参考电平REF。

承接上述，第三晶体管M11具有一输入端、一控制端及一输出端，输入端耦接第二扫描电路的一驱动单元13，控制端耦接控制单元14，输出端耦接参考电平REF，第三晶体管M11使第二扫描电路的驱动单元13的控制端的电平稳定于参考电平REF。第四晶体管M12具有一输入端、一控制端及一输出端，输入端耦接第二扫描电路的驱动单元13，控制端耦接控制单元14，输出端耦接参考电平REF，第四晶体管M12使第二扫描电路的驱动单元13的输出端的电平稳定于参考电平REF。即是说，当控制信号C控制驱动单元11、13的控制端与输出端为参考电平REF时，可以使驱动单元11、13的控制端与输出端的电位稳定而避免噪声的影响，如此扫描线将不会受到信号耦合的影响。

参阅图2，保护单元16可以为一晶体管M13，晶体管M13具有一输入端、一控制端及一输出端，输入端耦接第一晶体管M9、第二晶体管M10、第三晶体管M11与第四晶体管M12，控制端接收一第三频率信号CLK3，输出端耦接参考电平REF。当第一频率信号CLK1与第二频率信号CLK2非为一参考电平时(例如：地电位)，第一频率信号CLK1与第二频率信号CLK2对扫描线会有耦合噪声，因此第三频率信号CLK3控制晶体管M13截止，使控制信号C维持于高电平，让第一扫描电路与第二扫描电路的输出维持于参考电平REF，而降低耦合噪声对扫描线的影响。

承接上述，反的，当第一频率信号CLK1与第二频率信号CLK2为一参考电平REF时，第一频率信号CLK1与第二频率信号CLK2对扫描线不会有耦合噪声，因此第三频率信号CLK3控制晶体管M13放电，使控制信号C改变为参考电平REF。即是说，本实用新型的保护单元16依据第三频率信号CLK3而周期性的将第一晶体管M9、第二晶体管M10、第三晶体管M11与第四晶体管M12的控制端维持于参考电平REF，以避免耦合噪声。

基于上述，本实用新型的第一扫描电路与第二扫描电路共享一个抗噪声电路，而减少抗噪声电路的布局面积。再者，本实用新型的抗噪声电路会将驱动单元11、13的控制端与输出端进行重置而维持于参考电平REF，如此单级闸极驱动电路1、2、3可以减少重置组件的设置，而亦可以缩减布局面积。即是说，本实用新型的抗噪声电路同时做到抗噪声与重置的功能。故，本实用新型缩减闸极驱动电路的多处布局面积而达到窄边框的目的。

请参阅图3，为本实用新型的单级闸极驱动电路的多输出设计的时序图。此时序图为本实用新型单级闸极驱动电路的时序图，也就是说，图1的第一单级闸极驱动电路1、第二单级闸极驱动电路2及第三单级闸极驱动电路3的操作方式与时序皆可以参考图3。

于第一区间T1，起始信号S0为高电平，第一设定组件M1与晶体管M8为导通状态；如此，控制信号A的电平被充电至第一电源VDD的电平，且因为第一频率信号CLK1与第二频率信号CLK2为参考电平REF，不会有耦合噪声，所以控制信号C经由晶体管M8放电而为参考电平REF；此时抗噪声电路未启用，且第一扫描信号S1与第一频率信号CLK1同样为参考电平REF。于第二区间T2，第一频率信号CLK1改变为高电平，且经由电容器C1的充电而将控制信号A的电平提升为第一电源VDD的电平加上第一频率信号CLK1的电平，此时第一扫描信号S1亦可以提升至高电平，第一扫描信号S1并将扫描线充电至高电平；再者，第一扫描信号S1会控制第二扫描电路的晶体管M5导通，因此控制信号B的电平会提升第一电源VDD的电平；此时第一扫描电路与第二扫描电路工作中，所以抗噪声电路未启用抗噪声工作。

于第三区间T3，第一频率信号CLK1降低至参考电平REF，则控制信号A的电平降低至第一电源VDD的电平，且第一扫描信号S1降低为参考电平REF；第二频率信号CLK2由参考电平REF改变为高电平，因此控制信号B的电平为第一电源VDD的电平加上第二频率信号CLK2的电平；此时第二扫描信号S2亦可以提升至高电平并充电扫描线；同理，第二扫描信号S2会控制下一级闸级驱动电路的设定单元。于第四区间T4，第二频率信号CLK2降低为参考电平REF，控制信号B的电平亦降低至第一电源VDD的电平，且第二扫描信号S2也降低至参考电平REF；再者，因第三频率信号CLK3为高电平，所以第二单级闸极驱动电路2(图1)的第三扫描信号S3提升至高电平，而第三扫描信号S3更控制第一扫描电路的第二设定组件M2，将控制信号A的电平从第一电源VDD的电平降低至第二电源VSS的电平(例如：参考电平REF)。

于第五区间T5，此时于第一单级闸极驱动电路1内控制信号B的电平维持于第一电源VDD的电平，而第四频率信号CLK4控制第二单级闸极驱动电路2产生第四扫描信号S4。于第六区间T6，此时第一频率信号CLK1周期性的又为高电平，并控制控制单元14的晶体管M10导通，如此控制信号C的电平为第一电源VDD的电平；而且，由于第一单级闸极驱动电路1目前不工作，所以为避免第一频率信号CLK1对扫描线有耦合噪声，此区间不利用放电机制降低控制信号C的电平，并且控制信号C控制抗噪声单元15启用抗噪声工作，如此可以使驱动单元11、13的控制端与输出端为参考电平REF，而降低第一频率信号CLK1的耦合噪声。

于第七区间T7，第一频率信号CLK1为低电平(例如:参考电平REF)，则晶体管M6为截止状态，又第二频率信号CLK2周期性的又为高电平，但是控制信号C的电平并未经由放电而降低，所以抗噪声单元15仍执行抗噪声工作中，而第二频率信号CLK2并不会对扫描线有耦合噪声。于第八区间T8，第三频率信号CLK3控制晶体管M13导通，而将控制信号C的电平降低至参考电平REF，则抗噪声单元15停止执行抗噪声工作；再者，因此区间内第一频率信号CLK1与第二频率信号CLK2为低电平，所以不会有耦合噪声，而无须启用抗噪声工作。后续第九区间T9至第十一区间T11如前述第五区间T5至第七区间T7的说明，于此不再覆述。

由上述说明可以得知，显示器的多个单级闸极驱动电路1、2、3，于运作时，第三频率信号CLK3同时控制单级闸极驱动电路1、2、3的第一单级闸极驱动电路1放电与第二单级闸极驱动电路2充电，第一频率信号CLK1同时控制单级闸极驱动电路1、2、3的第二单级闸极驱动电路2放电与第三单级闸极驱动电路3充电。

请参阅图4，为本实用新型图3的下一级闸极驱动电路的多输出设计的电路图。如图所示，其为第二单级闸极驱动电路2，图4所欲呈现出与图2不同的是，图4的闸极驱动电路2运作时接收的信号是前一级闸极驱动电路1的第二扫描信号S2、后一级的一第五扫描信号S5、第三频率信号CLK3、第四频率信号CLK4与第一频率信号CLK1，但是其运作方式与图2所示的闸极驱动电路1相同。再者，此差异可以参阅图1，就可以明显的看出运作时第二单级闸极驱动电路2所接收的信号与第一单级闸极驱动电路1的差异之处。

综上所述，本实用新型提供一种单级闸极驱动电路，其具有多个扫描电路而为多输出设计，其中一第一扫描电路包含一设定单元与一驱动单元，设定单元接收一起始信号产生一控制信号，驱动单元耦接设定单元并接收控制信号及一第一频率信号，控制信号及第一频率信号使驱动单元产生一第一扫描信号。驱动单元依据第一频率信号驱动第一扫描信号提升至一第一电平，驱动单元依据第一频率信号驱动第一扫描信号降低至一第二电平，第一电平高于第二电平。一第二扫描电路耦接第一扫描电路，并接收第一扫描信号及一第二频率信号，第二扫描电路依据第一扫描信号及第二频率信号产生一第二扫描信号。

以上说明对本实用新型而言只是说明性的，而非限制性的，本领域普通技术人员理解，在不脱离以下所附权利要求所限定的精神和范围的情况下，可做出许多修改，变化，或等效，但都将落入本实用新型的保护范围内。

Claims (10)

1.一种单级闸极驱动电路的多输出设计，该单级闸极驱动电路具有多个扫描电路，其特征在于，包含：

一第一扫描电路，其包含：

一设定单元，接收一起始信号，产生一控制信号；

一驱动单元，耦接该设定单元，接收该控制信号及一第一频率信号，该控制信号及该第一频率信号使该驱动单元产生一第一扫描信号，该驱动单元依据该第一频率信号驱动该第一扫描信号提升至一第一电平，该驱动单元依据该第一频率信号驱动该第一扫描信号降低至一第二电平，该第一电平高于该第二电平；及

一第二扫描电路，耦接该第一扫描电路，接收该第一扫描信号及一第二频率信号，该第二扫描电路依据该第一扫描信号及该第二频率信号产生一第二扫描信号；

其中，该单级闸极驱动电路输出该第一扫描信号及该第二扫描信号至多个像素，控制所述像素。

2.如权利要求1所述的单级闸极驱动电路的多输出设计，其特征在于，该设定单元包含：

一第一设定组件，具有一输入端、一控制端及一输出端，该输入端接收一第一电源，该控制端接收该起始信号，该输出端耦接该驱动单元，该第一设定组件依据该起始信号及该第一电源产生该控制信号；及

一第二设定组件，具有一输入端、一控制端及一输出端，该输入端接收一第二电源，该控制端接收一第三扫描信号，该输出端耦接该驱动单元，该第二设定组件依据该第三扫描信号及该第二电源设定该控制信号。

3.如权利要求1所述的单级闸极驱动电路的多输出设计，其特征在于，该驱动单元包含：

一驱动组件，具有一输入端、一控制端及一输出端，该输入端接收该第一频率信号，该控制端耦接该设定单元，该输出端耦接该第二扫描电路，该驱动组件依据该第一频率信号及该控制信号而产生该第一扫描信号；及

一电容器，耦接于该驱动组件的该控制端与该输出端之间，依据该控制信号及该第一频率信号提升该第一扫描信号的电平。

4.如权利要求1所述的单级闸极驱动电路的多输出设计，其特征在于，更包含：

一抗噪声电路，耦接该第一扫描电路及该第二扫描电路，接收该第一频率信号，降低该第一扫描电路的噪声及该第二扫描电路的噪声。

5.如权利要求4所述的单级闸极驱动电路的多输出设计，其特征在于，该抗噪声电路包含：

一控制单元，接收一第一电源、该第一频率信号及该控制信号，该控制信号控制该抗噪声电路未启用抗噪声工作，该第一电源及该第一频率信号控制该抗噪声电路启用抗噪声工作。

6.如权利要求4所述的单级闸极驱动电路的多输出设计，其特征在于，该抗噪声电路包含一抗噪声单元，该抗噪声单元包含：

一第一晶体管，具有一输入端、一控制端及一输出端，该输入端耦接该第一扫描电路的该驱动单元，该控制端耦接该控制单元，该输出端耦接一参考电平，该第一晶体管使该第一扫描电路的该驱动单元的一控制端的电平稳定于该参考电平；

一第二晶体管，具有一输入端、一控制端及一输出端，该输入端耦接该第一扫描电路的该驱动单元，该控制端耦接该控制单元，该输出端耦接该参考电平，该第二晶体管使该第一扫描电路的该驱动单元的一输出端的电平稳定于该参考电平；

一第三晶体管，具有一输入端、一控制端及一输出端，该输入端耦接该第二扫描电路的一驱动单元，该控制端耦接该控制单元，该输出端耦接该参考电平，该第三晶体管使该第二扫描电路的该驱动单元的一控制端的电平稳定于该参考电平；及

一第四晶体管，具有一输入端、一控制端及一输出端，该输入端耦接该第二扫描电路的该驱动单元，该控制端耦接该控制单元，该输出端耦接该参考电平，该第四晶体管使该第二扫描电路的该驱动单元的一输出端的电平稳定于该参考电平。

7.如权利要求6所述的单级闸极驱动电路的多输出设计，其特征在于，该抗噪声电路包含：

一保护单元，具有一输入端、一控制端及一输出端，该输入端耦接该第一晶体管、该第二晶体管、该第三晶体管与该第四晶体管，该控制端接收一第三 频率信号，该输出端耦接该参考电平，该保护单元依据该第三频率信号而周期性的将该第一晶体管、该第二晶体管、该第三晶体管与该第四晶体管的该控制端维持于该参考电平。

8.如权利要求1所述的单级闸极驱动电路的多输出设计，其特征在于，该第一扫描电路的该驱动单元的一控制端透过该第二扫描电路的一设定单元而电性连接该第二扫描电路的一驱动单元的一控制端。

9.如权利要求1所述的单级闸极驱动电路的多输出设计，其特征在于，该单级闸极驱动电路的多输出设计为一单向扫描。

10.如权利要求1所述的单级闸极驱动电路的多输出设计，其特征在于，一显示器具有多个单级闸极驱动电路，一第三频率信号同时控制所述单级闸极驱动电路的一第一单级闸极驱动电路放电与一第二单级闸极驱动电路充电，该第一频率信号同时控制所述单级闸极驱动电路的该第二单级闸极驱动电路放电与一第三单级闸极驱动电路充电。