CN203849731U - 一种基于i2c总线实现的数据处理设备 - Google Patents
一种基于i2c总线实现的数据处理设备 Download PDFInfo
- Publication number
- CN203849731U CN203849731U CN201420209174.4U CN201420209174U CN203849731U CN 203849731 U CN203849731 U CN 203849731U CN 201420209174 U CN201420209174 U CN 201420209174U CN 203849731 U CN203849731 U CN 203849731U
- Authority
- CN
- China
- Prior art keywords
- bus
- slave
- data processing
- processing equipment
- main frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
本实用新型公开了基于I2C总线实现的数据处理设备，该数据处理设备包括：包括主机、第一从机和第二从机，三者都挂接在I2C上，其特征在于，该数据处理设备还包括反相器，所述反相器与主机的复位RST接口连接，还与I2C总线的串行数据线SDA连接；主机在总线死锁时通过RST接口向反相器发送低电平，反相器对低电平进行反向，输出高电平到I2C总线的SDA，SDA将高电平传送给主机、第一从机和第二从机触发复位。本实用新型方案能够通过硬件方式实现I2C总线死锁的复位。
Description
技术领域
本实用新型涉及基于I2C总线实现的设备，尤其涉及一种基于I2C总线实现的数据处理设备。
背景技术
I2C(Inter－Integrated Circuit)总线，是由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备，微控制器多称为主机。I2C总线是微电子通信控制领域广泛采用的一种总线标准，它是同步通信的一种特殊形式，具有接口线少，控制方式简单，器件封装形式小，通信速率较高等优点。I2C总线的开始和结束时序通过在时钟线(SCL)高电平时串行数据线(SDA，Serial Data)的下降沿和上升沿来表示，如图1所示；I2C总线包括SCL和SDA。
参见图2，为现有技术中基于I2C总线实现的数据处理设备结构示意图，该数据处理设备包括主机、第一从机和第二从机，三者都挂在I2C总线上，三者可通过I2C总线进行通信。在实际应用中常出现I2C总线死锁的情况，也就是，I2C总线启动后，出现通信故障，导致死锁。下面通过实例对I2C总线死锁的情况进行具体说明。
该实例中，第一从机内存储了第二从机的配置参数；数据处理设备开机后，主机需要从第一从机读取配置参数，发送给第二从机进行配置。具体实现中，默认的开机时序是主机首先向第一从机发送寻址信息，第一从机收到寻址信息后应答并发送配置参数给主机；主机再用收到的配置参数给第二从机进行功能配置；第二从机配置好后便可进行工作，进一步地，可将工作产生的数据发送给主机。上述过程中，主设备与从机之间的寻址和应答配合都容易出问题，总线就会锁死；以第二从机的应答为例，如果主机向第一从机发送寻址信息后一直未收到应答，卡在应答状态，此时SDA被拉低，SCL正常。
出现I2C总线死锁的情况，需要进行解锁；目前的解锁方案具体包括：主机在总线死锁时，采用软件实现方式，生成复位指令，对I2C总线及从机进行复位。现有的数据处理设备采用软件方式进行解锁，但软件复位只能在从机逻辑正确的情况下才可以复位I2C总线，若遇到从机工作不正常、逻辑出现错误的情况，通过软件方式无法实现复位。可见，现有的数据处理设备不能有效地解锁总线。
实用新型内容
本实用新型提供了一种基于I2C总线实现的数据处理设备，该数据处理设备能够通过硬件方式实现I2C总线死锁的复位。
一种基于I2C总线实现的数据处理设备，该数据处理设备包括主机、第一从机和第二从机，三者都挂接在I2C上，其特征在于，该数据处理设备还包括反相器，所述反相器与主机的复位(RST，RESET)接口连接，还与I2C总线的串行数据线SDA连接；
主机在总线死锁时通过RST接口向反相器发送低电平，反相器对低电平进行反向，输出高电平到I2C总线的SDA，SDA将高电平传送给主机、第一从机和第二从机触发复位。
较佳地，所述反相器包含PNP三极管，PNP三极管的集电极与I2C总线的SDA连接，基极与主机的RST接口连接。
较佳地，所述数据处理设备为摄像机，所述主机为DSP芯片，所述第一从机为存储器，所述第二从机为图像信号处理器ISP。
较佳地，所述存储器为电可擦可编程只读存储器EEPROM。
较佳地，所述主机的RST接口与第二从机的RST接口连接，主机在总线死锁时还通过RST接口向第二从机的RST接口发送复位电平。
从上述方案可以看出，本实用新型中，在数据处理设备内设置反相器，该反相器与主机的RST接口连接，还与I2C总线的串行数据线SDA连接；主机在总线死锁时通过RST接口向反相器发送低电平，反相器对低电平进行反向，输出高电平到I2C总线的SDA，I2C总线将高电平传送给主机、第一从机和第二从机触发复位。这样，结合反相器，通过硬件方式实现总线死锁的复位，即使在从机逻辑出现错误的情况，也能使总线死锁成功复位。
附图说明
图1为现有技术I2C总线上的信号示意图；
图2为现有技术基于I2C总线实现的数据处理设备结构示意图；
图3为本实用新型基于I2C总线实现的数据处理设备结构示意图；
图4为图3中反相器的结构示意图；
图5为图3中主机的芯片结构示意图实例；
图6为图3中第一从机的芯片结构示意图实例；
图7为图3中第二从机的芯片结构示意图实例。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型进一步详细说明。
本实用新型中，在数据处理设备内设置反相器，结合反相器，通过硬件方式实现总线死锁的复位，即使在从机逻辑出现错误的情况，也能使总线死锁成功复位。参见图3，为本实用新型基于I2C总线实现的数据处理设备结构示意图，该数据处理设备主机、第一从机和第二从机，三者都挂接在I2C上，其特征在于，该数据处理设备还包括反相器，反相器与主机的RST接口连接，还与I2C总线的串行数据线SDA连接；
主机在总线死锁时通过复位RST接口向反相器发送低电平，反相器对低电平进行反向，输出高电平到I2C总线的SDA，I2C总线将高电平传送给主机、第一从机和第二从机触发复位。
反相器用于将低电平反向为高电平，可采用多种方式实现；例如：基于PNP三极管实现。如图4所示，PNP三极管的集电极3与I2C总线的SDA连接，基极1与主机的RST接口连接。图5为图3中主机的芯片结构示意图实例，图6为图3中第一从机的芯片结构示意图实例，图7为图3中第二从机的芯片结构示意图实例。
本实用新型方案可具体应用于任何基于I2C实现的数据处理设备，例如，可应用于摄像机，此时，主机为数字信号处理(DSP，Digital Signal Process)芯片，第一从机为存储器，第二从机为图像信号处理器(ISP，Image Signal Processor)。
进一步地，所述存储器具体为电可擦可编程只读存储器(EEPROM，ElectricallyErasable Programmable Read-Only Memory)。
反相器对低电平进行反向，输出高电平到I2C总线的SDA，SDA将高电平传送给主机、第一从机和第二从机触发复位。特别地，对于某些数据处理设备，其中的第二从机进行复位时，还需对第二主机进行重启；针对这种情况，本实用新型还将主机的RST接口与第二从机的RST接口进行连接，主机在总线死锁时通过RST接口向第二从机的RST接口发送复位电平，以重启第二从机。
图4至图7的实例中，主机、从机1、从机2都挂接在I2C总线上，主机还通过RST信号给从机2发送复位电平。图4中，由电阻R67、R68、R69及PNP三级管Q4组成反相器，当RST输入信号为高时，Q4集电极输出低电平；当RST输入信号为低时，Q4集电极输出高电平。当Q4集电极输出低电平时，I2C总线的SDA对地阻抗额外有10K的对地回路，电流较小，影响忽略不计；当Q4集电极输出高电平时SDA被拉高至3.3V左右，此时满足在SCL高电平时所需的合适上升沿，形成停止信号(STOPcondition)。
图5中的U11为主机，图6中的U6为从机1，图7中的U4为从机2，I2C总线上挂接这三个设备。默认的开机时序是U11作为主设备，首先向U6发送寻址信息，U6收到寻址信息后应答并发送配置参数给U11，U11再用收到的配置参数给U4进行功能配置；U4配置好后输出工作数据给U11。上述设备启动过程中，主设备与从机之间的寻址和应答配合都容易出问题，总线就会锁死。以第二从机的应答为例，如果主机向第一从机发送寻址信息后一直未收到应答，卡在应答状态，此时SDA被拉低，SCL正常；该应答具体为应答电平信号，如果主机发送寻址信息后通过I2C总线一直未接收到规定的应答电平信号，则获知总线死锁。再例如，U4配置好后输出工作数据给U11，该数据可通过与U4之间的并行接口传输，可具体为图像、音频数据等；U11接收来自U4的数据后，对收到的数据按照规定格式校验，如果数据格式正确则启动完成；如果不正确，U11获知总线死锁；对数据的格式校验可通过是否接收到规定格式的电平信号序列实现，如果数据有效，来自U4的数据为满足规定格式的电平信号序列。总线死锁的获知有多种情况，包括：未接收到应答电平信号，或未接收到来自U4的满足规定格式的电平信号序列；等等。
U11获知总线锁死后，通过RST接口输出复位电平给U4进行重启；并通过RST接口发出一个指定脉宽的低电平信号，通过Q4组成的反相器后把SDA拉起(上升沿)，制造一个I2C通信完成的时序(STOP condition)，从而使总线释放到空闲状态，完成一个结束的时序，使设备可以从死循环中跳出以重启开机时序。
采用本实用新型的数据处理设备方案，利用简单的外部电路实现I2C总线的解锁，即使在从机不正常时也可以完成总线的解锁，从而使整个系统恢复正常。
本实用新型在数据处理设备内设置反相器，该反相器与主机的RST接口连接，还与I2C总线的串行数据线SDA连接；主机在总线死锁时通过复位RST接口向反相器发送低电平，反相器对低电平进行反向，输出高电平到I2C总线的SDA，I2C总线将高电平传送给主机、第一从机和第二从机触发复位。这样，结合反相器，通过硬件方式实现总线死锁的复位，即使在从机逻辑出现错误的情况，也能使总线死锁成功复位。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型保护的范围之内。
Claims (5)
1.一种基于I2C总线实现的数据处理设备，该数据处理设备包括主机、第一从机和第二从机，三者都挂接在I2C上，其特征在于，该数据处理设备还包括反相器，所述反相器与主机的复位RST接口连接，还与I2C总线的串行数据线SDA连接；
主机在总线死锁时通过RST接口向反相器发送低电平，反相器对低电平进行反向，输出高电平到I2C总线的SDA，SDA将高电平传送给主机、第一从机和第二从机触发复位。
2.如权利要求1所述的数据处理设备，其特征在于，所述反相器包含PNP三极管，PNP三极管的集电极与I2C总线的SDA连接，基极与主机的RST接口连接。
3.如权利要求1或2所述的数据处理设备，其特征在于，所述数据处理设备为摄像机，所述主机为DSP芯片，所述第一从机为存储器，所述第二从机为图像信号处理器ISP。
4.如权利要求3所述的数据处理设备，其特征在于，所述存储器为电可擦可编程只读存储器EEPROM。
5.如权利要求1或2所述的数据处理设备，其特征在于，所述主机的RST接口与第二从机的RST接口连接，主机在总线死锁时还通过RST接口向第二从机的RST接口发送复位电平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420209174.4U CN203849731U (zh) | 2014-04-25 | 2014-04-25 | 一种基于i2c总线实现的数据处理设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420209174.4U CN203849731U (zh) | 2014-04-25 | 2014-04-25 | 一种基于i2c总线实现的数据处理设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203849731U true CN203849731U (zh) | 2014-09-24 |
Family
ID=51562718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420209174.4U Expired - Fee Related CN203849731U (zh) | 2014-04-25 | 2014-04-25 | 一种基于i2c总线实现的数据处理设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203849731U (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105868061A (zh) * | 2016-03-21 | 2016-08-17 | 芯海科技（深圳）股份有限公司 | 一种验证i2c总线接口的方法 |
| WO2017000119A1 (en) * | 2015-06-29 | 2017-01-05 | Thomson Licensing | Initialization method for use in i2c system and master device |
| CN106528460A (zh) * | 2016-10-11 | 2017-03-22 | 广东欧珀移动通信有限公司 | 终端设备的初始化控制方法、装置和终端设备 |
| CN106953735A (zh) * | 2017-04-27 | 2017-07-14 | 珠海格力电器股份有限公司 | Iic总线解锁方法及基于iic总线的通信系统 |
| CN109388526A (zh) * | 2018-11-01 | 2019-02-26 | 郑州云海信息技术有限公司 | 一种控制电路及复位操作的方法 |
| CN110362524A (zh) * | 2018-04-11 | 2019-10-22 | 杭州海康威视数字技术股份有限公司 | 时序信号生成方法、装置、逻辑电路板及存储介质 |
| CN114676088A (zh) * | 2022-02-18 | 2022-06-28 | 珠海全志科技股份有限公司 | 一种通讯方法、装置及存储介质 |
-
2014
- 2014-04-25 CN CN201420209174.4U patent/CN203849731U/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017000119A1 (en) * | 2015-06-29 | 2017-01-05 | Thomson Licensing | Initialization method for use in i2c system and master device |
| CN105868061A (zh) * | 2016-03-21 | 2016-08-17 | 芯海科技（深圳）股份有限公司 | 一种验证i2c总线接口的方法 |
| CN106528460A (zh) * | 2016-10-11 | 2017-03-22 | 广东欧珀移动通信有限公司 | 终端设备的初始化控制方法、装置和终端设备 |
| CN106528460B (zh) * | 2016-10-11 | 2019-07-19 | Oppo广东移动通信有限公司 | 终端设备的初始化控制方法、装置和终端设备 |
| CN106953735A (zh) * | 2017-04-27 | 2017-07-14 | 珠海格力电器股份有限公司 | Iic总线解锁方法及基于iic总线的通信系统 |
| CN110362524A (zh) * | 2018-04-11 | 2019-10-22 | 杭州海康威视数字技术股份有限公司 | 时序信号生成方法、装置、逻辑电路板及存储介质 |
| CN110362524B (zh) * | 2018-04-11 | 2021-04-09 | 杭州海康威视数字技术股份有限公司 | 时序信号生成方法、装置、逻辑电路板及存储介质 |
| CN109388526A (zh) * | 2018-11-01 | 2019-02-26 | 郑州云海信息技术有限公司 | 一种控制电路及复位操作的方法 |
| CN114676088A (zh) * | 2022-02-18 | 2022-06-28 | 珠海全志科技股份有限公司 | 一种通讯方法、装置及存储介质 |
| CN114676088B (zh) * | 2022-02-18 | 2024-06-04 | 珠海全志科技股份有限公司 | 一种通讯方法、装置及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203849731U (zh) | 一种基于i2c总线实现的数据处理设备 | |
| EP3234788B1 (en) | DATA TRANSMISSION USING PCIe PROTOCOL VIA USB PORT | |
| CN103645975B (zh) | 一种异常恢复的方法及串行总线传输装置 | |
| US7562172B2 (en) | I2C Slave/master interface enhancement using state machines | |
| EP2584471A1 (en) | Method and terminal for selecting internal circuit according to USB interface status | |
| CN105760328B (zh) | 一种vr设备usb主从切换方法以及系统 | |
| CN107770021B (zh) | 家庭总线系统hbs电路、信号转换方法和装置 | |
| CN102902646B (zh) | 板卡通信方法及板卡、fpga的加载方法和系统 | |
| JP2016004388A (ja) | 通信システム及び電子回路 | |
| CN105279130A (zh) | 一种对同地址的多个i2c器件进行操作的方法 | |
| RU2015109465A (ru) | Стойка с функцией автоматического восстановления и способ автоматического восстановления для этой стойки | |
| CN104834620A (zh) | 串行外设接口spi总线电路、实现方法以及电子设备 | |
| CN104484306A (zh) | 基于差分信号的主从同步串行通讯总线及其实现方法 | |
| WO2014059617A1 (zh) | 高速外围器件互连总线端口配置方法及设备 | |
| CN104834619A (zh) | 一种i2c总线电路、实现方法以及电子设备 | |
| CN113590527B (zh) | 通信总线的挂死修复方法、装置、电子设备及存储介质 | |
| CN103593316B (zh) | 一种减少mcu中断占用i2c总线时间的方法 | |
| CN102841634A (zh) | 服务器主板 | |
| CN104899164B (zh) | 集成电路总线的地址寻址方法、集成电路总线设备和系统 | |
| CN102236374B (zh) | 主机板 | |
| CN108536633A (zh) | 一种即插即用otg设备的接口电路及终端 | |
| CN204706030U (zh) | 一种i2c总线电路以及电子设备 | |
| CN204706031U (zh) | 串行外设接口spi总线电路以及电子设备 | |
| CN103207850A (zh) | 外接设备，异质设备的传输系统与其方法扩展功能 | |
| TW201810059A (zh) | 主控元件以及資料傳輸方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140924 Termination date: 20210425 |