CN203774321U - 一种用于sot23半导体的双二极管封装结构 - Google Patents
一种用于sot23半导体的双二极管封装结构 Download PDFInfo
- Publication number
- CN203774321U CN203774321U CN201420120040.5U CN201420120040U CN203774321U CN 203774321 U CN203774321 U CN 203774321U CN 201420120040 U CN201420120040 U CN 201420120040U CN 203774321 U CN203774321 U CN 203774321U
- Authority
- CN
- China
- Prior art keywords
- chip
- batter
- electrically connected
- sot23
- welding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 10
- 238000004806 packaging method and process Methods 0.000 title abstract description 8
- 238000003466 welding Methods 0.000 claims abstract description 20
- 230000002146 bilateral effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000000853 adhesive Substances 0.000 abstract 7
- 230000001070 adhesive effect Effects 0.000 abstract 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
Abstract
本实用新型公开一种用于SOT23半导体的双二极管封装结构，其包括第一芯片、第二芯片和粘片板，粘片板向上延伸出单引脚，粘片板的两侧对称设有第一侧脚和第二侧脚；串联模式时，第一芯片设于第一侧脚上，第二芯片设于粘片板上靠近第二侧脚的位置处，第一芯片通过焊丝与粘片板电连接，第二芯片通过焊丝与第二侧脚电连接；共阴极模式时，第一芯片和第二芯片分别设于粘片板上的左右位置处，第一芯片通过焊丝与第一侧脚电连接，第二芯片通过焊丝与第二侧脚电连接；共阳极模式时，第一芯片设于第一侧脚上，第二芯片设于第二侧脚上，第一芯片和第二芯片均通过焊丝与粘片板电连接。本实用新型节省封装体积，提高电路板利用率，减少封装成本，并提高生产效率。
Description
技术领域
本实用新型属于半导体器件制造领域，具体涉及双二极管封装结构，尤其是用于SOT23半导体的双二极管封装结构。
背景技术
贴片(SMT)二极管具有多种封装方式，其中，SOT23半导体作为一种重要的封装，其应用范围很广，例如应用于放大电路时，作电压或电流放大之用途；应用于振荡电路时，作调制、解调或自激振荡之用途；应用于开关电路中时，作闸流、限流或开关管之用途等等，是一种重要的封装型式。
常见的SOT23半导体的双二极管封装结构的应用模式，一般有三种，如图1所示的串联模式，如图2所示的共阴极模式，以及如图3所示的共阳极模式，上述各种应用模式的双二极管的封装结构，一般都是将两粒二极管芯片分别分装，常常导致SOT23半导体的封装体积太大，增大了两粒二极管的封装成本，降低了电路板的利用率，给生产带来很大不便。
实用新型内容
因此，针对上述的问题，本实用新型提出一种用于SOT23半导体的双二极管封装结构，将两粒二极管芯片封装至一粒SOT23元器件中，降低SOT23半导体的封装体积，减少二极管的封装成本，同时提高了电路板的利用率，从而解决现有技术之不足。
为了解决上述技术问题，本实用新型的一种用于SOT23半导体的双二极管封装结构，包括第一芯片、第二芯片和粘片板，粘片板向上延伸出单引脚，粘片板的两侧对称设有第一侧脚和第二侧脚；串联模式时，所述第一芯片设于第一侧脚上，所述第二芯片设于粘片板上靠近第二侧脚的位置处，第一芯片通过焊丝与粘片板电连接，第二芯片通过焊丝与第二侧脚电连接；共阴极模式时，所述第一芯片和第二芯片分别设于粘片板上的左右位置处，第一芯片通过焊丝与第一侧脚电连接，第二芯片通过焊丝与第二侧脚电连接；共阳极模式时，所述第一芯片设于第一侧脚上，所述第二芯片设于第二侧脚上，第一芯片和第二芯片均通过焊丝与粘片板电连接。
进一步的，所述第一侧脚和第二侧脚的外侧（远离粘片板的方向）均开设有凹槽。更进一步的，所述凹槽是半圆形凹槽。更进一步的，所述第一侧脚和第二侧脚结构相同。该第一侧脚和第二侧脚的结构使塑封料在固化后增强框架的结合力，进而实现稳定的作用。
本实用新型通过上述结构，与现有技术相比，其通过芯片集成将两粒二极管芯片封装至一粒SOT23元器件中，可以节省封装体积，有效提高电路板的利用率，有效的减少两粒二极管的封装成本，并有效的提高生产效率。另外，第一侧脚和第二侧脚的独特设计的结构，使塑封料在固化后增强框架的结合力，进而实现稳定的作用。本实用新型结构简单，成本低廉，具有很好的实用性。
附图说明
图1为现有技术中双二极管封装结构的串联模式示意图；
图2为现有技术中双二极管封装结构的共阴极模式示意图；
图3为现有技术中双二极管封装结构的共阳极模式示意图；
图4为本实用新型的SOT23半导体封装双二极管串联模式时内部示意图；
图5为本实用新型的SOT23半导体封装双二极管串联模式时结构示意图；
图6为本实用新型的SOT23半导体封装双二极管共阴极模式内部示意图；
图7为本实用新型的SOT23半导体封装双二极管共阴极模式结构示意图；
图8为本实用新型的SOT23半导体封装双二极管共阳极模式内部示意图；
图9为本实用新型的SOT23半导体封装双二极管共阳极模式结构示意图。
具体实施方式
现结合附图和具体实施方式对本实用新型进一步说明。
参照图4-图9，本实用新型的一种用于SOT23半导体的双二极管封装结构，包括第一芯片11、第二芯片12和粘片板13，粘片板13向上延伸出单引脚14，粘片板13的两侧对称设有第一侧脚15和第二侧脚16。
具体的，参照图4和图5，串联模式时，所述第一芯片11设于第一侧脚15上，所述第二芯片12设于粘片板13上靠近第二侧脚16的位置处，第一芯片11通过焊丝与粘片板13电连接，第二芯片12通过焊丝与第二侧脚16电连接。
参照图6和图7，共阴极模式时，所述第一芯片11和第二芯片12分别设于粘片板13上的左右位置处，第一芯片11通过焊丝与第一侧脚15电连接，第二芯片12通过焊丝与第二侧脚16电连接。
参照图8和图9，共阳极模式时，所述第一芯片11设于第一侧脚15上，所述第二芯片12设于第二侧脚16上，第一芯片11和第二芯片12均通过焊丝与粘片板13电连接。
另外，所述第一侧脚15和第二侧脚16的外侧（远离粘片板13的方向）均开设有凹槽，该凹槽可以是半圆形凹槽、梯形凹槽、长方形凹槽，或者其他形状，优选的，该凹槽深度不小于0.1mm，形状优选选择半圆形凹槽。同时，所述第一侧脚15和第二侧脚16结构相同。该第一侧脚15和第二侧脚16的结构使塑封料在固化后增强框架的结合力，进而实现稳定的作用。
更改后的SOT23封装双二极管，通过芯片集成将两粒二极管芯片封装至一粒SOT23元器件中，可以节省封装体积，有效提高电路板的利用率，有效的减少两粒二极管的封装成本，并有效的提高生产效率。
尽管结合优选实施方案具体展示和介绍了本实用新型，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本实用新型的精神和范围内，在形式上和细节上可以对本实用新型做出各种变化，均为本实用新型的保护范围。
Claims (4)
1.一种用于SOT23半导体的双二极管封装结构，其特征在于：包括第一芯片、第二芯片和粘片板，粘片板向上延伸出单引脚，粘片板的两侧对称设有第一侧脚和第二侧脚；
串联模式时，所述第一芯片设于第一侧脚上，所述第二芯片设于粘片板上靠近第二侧脚的位置处，第一芯片通过焊丝与粘片板电连接，第二芯片通过焊丝与第二侧脚电连接；
共阴极模式时，所述第一芯片和第二芯片分别设于粘片板上的左右位置处，第一芯片通过焊丝与第一侧脚电连接，第二芯片通过焊丝与第二侧脚电连接；
共阳极模式时，所述第一芯片设于第一侧脚上，所述第二芯片设于第二侧脚上，第一芯片和第二芯片均通过焊丝与粘片板电连接。
2.根据权利要求1所述的用于SOT23半导体的双二极管封装结构，其特征在于：所述第一侧脚和第二侧脚的外侧均开设有凹槽。
3.根据权利要求2所述的用于SOT23半导体的双二极管封装结构，其特征在于：所述凹槽是半圆形凹槽。
4.根据权利要求1或2或3所述的用于SOT23半导体的双二极管封装结构，其特征在于：所述第一侧脚和第二侧脚的结构相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420120040.5U CN203774321U (zh) | 2014-03-18 | 2014-03-18 | 一种用于sot23半导体的双二极管封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420120040.5U CN203774321U (zh) | 2014-03-18 | 2014-03-18 | 一种用于sot23半导体的双二极管封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203774321U true CN203774321U (zh) | 2014-08-13 |
Family
ID=51291478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420120040.5U Expired - Lifetime CN203774321U (zh) | 2014-03-18 | 2014-03-18 | 一种用于sot23半导体的双二极管封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203774321U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111090058A (zh) * | 2019-11-22 | 2020-05-01 | 珠海格力电器股份有限公司 | 框架、其制备方法以及高温反相偏压试验 |
| CN112786558A (zh) * | 2019-11-05 | 2021-05-11 | 珠海格力电器股份有限公司 | 一种半导体器件及其可靠性验证方法 |
-
2014
- 2014-03-18 CN CN201420120040.5U patent/CN203774321U/zh not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112786558A (zh) * | 2019-11-05 | 2021-05-11 | 珠海格力电器股份有限公司 | 一种半导体器件及其可靠性验证方法 |
| CN112786558B (zh) * | 2019-11-05 | 2023-02-28 | 珠海格力电器股份有限公司 | 一种半导体器件及其可靠性验证方法 |
| CN111090058A (zh) * | 2019-11-22 | 2020-05-01 | 珠海格力电器股份有限公司 | 框架、其制备方法以及高温反相偏压试验 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203774321U (zh) | 一种用于sot23半导体的双二极管封装结构 | |
| CN203386761U (zh) | 一种二极管 | |
| CN203733783U (zh) | 一种引线框架 | |
| CN206312886U (zh) | 一种斩波电路的封装装置 | |
| CN210516717U (zh) | 一种堆叠式封装集成电路装置 | |
| CN210628280U (zh) | 一种集成芯片封装结构 | |
| CN204732416U (zh) | 一种结构新颖的贴片式二极管 | |
| CN203553212U (zh) | 一种可组合的晶片直接封装cob支架 | |
| CN203721720U (zh) | 一种双二极管串联连接的器件 | |
| CN203026494U (zh) | 一种引线框架结构 | |
| CN203481565U (zh) | 一种爬电距离长的叠层母排装置 | |
| CN204926956U (zh) | 低感大功率电感 | |
| CN202796909U (zh) | 一种可实现散热片定位的芯片封装结构 | |
| CN202839594U (zh) | 一种双极电子元件的引脚框架 | |
| CN202796929U (zh) | 一种贴片式引线框架 | |
| CN203250784U (zh) | 一种l型金属基板 | |
| CN104659008A (zh) | 塑封式ipm引线框架结构 | |
| CN202120901U (zh) | 防渗防裂的直插式三极管引线框架版 | |
| CN202996833U (zh) | 一种复合封装的igbt器件 | |
| CN206931573U (zh) | 波峰二极管装配工装 | |
| CN204333547U (zh) | 槽型换向器 | |
| CN204088297U (zh) | 大功率二极管器件 | |
| CN203774302U (zh) | 一种应用于sot23集成电路封装的自锁型框架 | |
| CN203013708U (zh) | 一种半导体管芯封装 | |
| CN207705169U (zh) | 一种多压模尺寸压模头装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518000 Guangdong city of Shenzhen province Baoan District Shiyan Street Community in paddy field huilongda Industrial Park plant A first Patentee after: SHENZHEN SANLIANSHENG TECHNOLOGY CO.,LTD. Address before: 518000 Guangdong city of Shenzhen province Baoan District Shiyan Street Community in paddy field huilongda Industrial Park plant A first Patentee before: SHENZHEN SANLIANSHENG SEMICONDUCTOR CO.,LTD. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140813 |
|
| CX01 | Expiry of patent term |