CN203632633U - 控制电路和电子系统 - Google Patents
控制电路和电子系统 Download PDFInfo
- Publication number
- CN203632633U CN203632633U CN201320312498.6U CN201320312498U CN203632633U CN 203632633 U CN203632633 U CN 203632633U CN 201320312498 U CN201320312498 U CN 201320312498U CN 203632633 U CN203632633 U CN 203632633U
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- node
- control
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 108091006146 Channels Proteins 0.000 description 131
- 230000035882 stress Effects 0.000 description 28
- 238000000034 method Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 2
- YIWGJFPJRAEKMK-UHFFFAOYSA-N 1-(2H-benzotriazol-5-yl)-3-methyl-8-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carbonyl]-1,3,8-triazaspiro[4.5]decane-2,4-dione Chemical compound CN1C(=O)N(c2ccc3n[nH]nc3c2)C2(CCN(CC2)C(=O)c2cnc(NCc3cccc(OC(F)(F)F)c3)nc2)C1=O YIWGJFPJRAEKMK-UHFFFAOYSA-N 0.000 description 1
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 1
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 1
- VCUFZILGIRCDQQ-KRWDZBQOSA-N N-[[(5S)-2-oxo-3-(2-oxo-3H-1,3-benzoxazol-6-yl)-1,3-oxazolidin-5-yl]methyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C1O[C@H](CN1C1=CC2=C(NC(O2)=O)C=C1)CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F VCUFZILGIRCDQQ-KRWDZBQOSA-N 0.000 description 1
- 206010042209 Stress Diseases 0.000 description 1
- JAWMENYCRQKKJY-UHFFFAOYSA-N [3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-ylmethyl)-1-oxa-2,8-diazaspiro[4.5]dec-2-en-8-yl]-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]methanone Chemical compound N1N=NC=2CN(CCC=21)CC1=NOC2(C1)CCN(CC2)C(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F JAWMENYCRQKKJY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- SFMJNHNUOVADRW-UHFFFAOYSA-N n-[5-[9-[4-(methanesulfonamido)phenyl]-2-oxobenzo[h][1,6]naphthyridin-1-yl]-2-methylphenyl]prop-2-enamide Chemical compound C1=C(NC(=O)C=C)C(C)=CC=C1N1C(=O)C=CC2=C1C1=CC(C=3C=CC(NS(C)(=O)=O)=CC=3)=CC=C1N=C2 SFMJNHNUOVADRW-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
本申请涉及控制电路和电子系统。除其他情况之外，本实用新型讨论了控制电路，例如转换电路，所述控制电路被配置为当第一晶体管接收的第一电压超过所述第一晶体管或第二晶体管中的至少一个的额定电压时，减小所述第一晶体管和所述第二晶体管的电压应力。
Description
技术领域
本申请讨论了电子电路，且更特别地讨论了用于对电子电路进行过应力保护的装置。
背景技术
在特定应用中，通路门用于在电子设备的两个节点之间传递信号。例如，通路门可用于从电子设备（例如，便携电子设备）向连接到该电子设备上的附属设备传递信号。通路门可用于在两个设备间传递模拟信号（例如，模拟音频信号）。通路门控制电路的设计标准影响通路门在不引入失真的情况下传递特定模拟信号的表现，以及当该通路门被禁用时将两个节点彼此隔离开的表现。某些模拟通路门和相应的通路门控制单元使用高电压工艺制作使得该通路门和控制电路能够承受高电压信号的接收。这样的高压器件和制作这样的器件的工艺会增加使用这些器件的产品的成本。
实用新型内容
除其他情况之外，本实用新型讨论了一种控制电路和电子系统，其使用低电压控制元件来控制通路门，使得施加到所述通路门上的信号能够超过所述低电压控制元件的额定电压，且该控制电路的结构能够避免对所述低电压控制元件造成过电压应力。
除其他情况之外，本实用新型讨论了电压过应力保护，使得低电压元件能够用于易受能使低电压元件产生应力的电压的影响的电路中（例如，通路门电路的电压转换器）。
根据一个方面，提供了一种控制电路，所述控制电路被配置为连接到模拟通路门的控制节点处，所述模拟通路门被配置为响应于控制信号的第一状态将 第一节点隔离于第二节点且响应于所述控制信号的第二状态将所述第一节点连接到所述第二节点处，所述控制电路可包括：第一晶体管，所述第一晶体管被配置为接收第一电压且在所述第二状态下将所述第一电压连接到所述模拟通路门的所述控制节点处，其中，所述第一电压参考所述第一节点处的电压；第二晶体管，所述第二晶体管连接到所述第一晶体管和所述通路门的所述控制节点之间，且被配置为当所述控制信号处于所述第二状态时作为源极跟随器工作，以当所述第一电压超过所述第一晶体管或所述第二晶体管中的至少一个的额定电压时减小所述第一晶体管和所述第二晶体管的电压应力；第三晶体管，所述第三晶体管连接到所述第二晶体管和参考电压之间；其中，所述第一晶体管的控制节点和所述第二晶体管的控制节点被配置为接收第二电压；其中，所述第三晶体管的控制节点被配置为接收所述控制信号的表示；以及其中，所述第二晶体管和所述第三晶体管被配置为在所述第一状态下将所述模拟通路门的所述控制节点连接到所述参考电压上。
根据另一方面，提供了一种系统。所述系统可包括：通路门晶体管，用于响应于控制信号的第一状态将第一节点隔离于第二节点且响应于所述控制信号的第二状态将所述第一节点连接到所述第二节点处；以及控制电路，被配置为接收所述控制信号，所述控制电路包括：第一晶体管，被配置为接收第一电压且在第二状态下将所述第一电压连接到所述通路门晶体管的所述控制节点处，其中，所述第一电压参考所述第一节点处的电压；第二晶体管，所述第二晶体管连接到所述第一晶体管和所述通路门晶体管的所述控制节点之间，且被配置为当所述控制信号处于所述第二状态时作为源极跟随器工作以当所述第一电压超过所述第一晶体管或所述第二晶体管中的至少一个的额定电压时减小所述第一晶体管和所述第二晶体管的电压应力；第三晶体管，连接到所述第二晶体管和参考电压之间，其中，所述第一晶体管的控制节点和所述第二晶体管的控制节点被配置为接收第二电压；其中，所述第三晶体管的控制节点被配置为接收所述控制信号的表示；以及其中，所述第二晶体管和所述第三晶体管被配置为在第一状态下将所述通路门晶体管的所述控制节点连接到所述参考电压上。
在某些示例中，控制电路可以包括第一晶体管，所述第一晶体管被配置为接收第一电压且将所述第一电压连接到处于第二状态的模拟通路门的控制节点处，其中，所述第一电压参考所述模拟通路门的第一节点处的电压。所述控制电路进一步可以包括第二晶体管，所述第二晶体管连接到所述第一晶体管和所述模拟通路门的所述控制节点处且被配置为当控制信号处于第二状态时作为源极跟随器工作，以当所述第一电压超过所述第一或第二晶体管中的至少一个的额定电压时减小所述第一和第二晶体管的电压应力。
在特定示例中，所述控制电路包括第三晶体管，所述第三晶体管连接到所述第二晶体管和参考电压上。所述第一晶体管的控制节点和所述第二晶体管的控制节点可被配置为接收第二电压。所述第三晶体管的控制节点可被配置为接收所述控制信号的表示。所述第二晶体管和所述第三晶体管可被配置为处于第一状态时将所述模拟通路门的所述控制节点连接到所述参考电压上。
本实用新型的控制电路和电子系统使用低电压控制元件来控制通路门（如，模拟通路门），使得施加到所述通路门上的信号能够超过所述低电压控制元件的额定电压，且该控制电路的结构能够避免对所述低电压控制元件造成过电压应力。
此概述意在提供本专利申请主题的概述。并不旨在提供本实用新型专用的或全面的说明。具体实施方式的包含用于提供有关本专利申请的更多信息。
附图说明
在附图（其不一定按比例绘制）中，相同的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示同类部件的不同例子。附图以示例而非限制的方式大体示出了本文中所论述的各个示例。
图1大体示出了包含一个示例转换器的通路门系统；
图2A和2B大体示出了包含一个控制NMOS通路门的示例转换器的通路门系统的简化的电路图；
图3大体示出了一个示例转换器；
图4大体示出了一个示例两级电荷泵，该两级电荷泵包括用以避免示例转换器输出组件的过电压应力的电路系统。
具体实施方式
本发明者认识到高电压转换器的装置和方法，该高电压转换器使用低电压控制元件来控制通路门（如，模拟通路门），使得施加到所述通路门上的信号能够超过所述低电压控制元件的额定电压，且该控制电路的结构能够避免对所述低电压控制元件造成过电压应力。在特定示例中，这样的高压转换器能够用于音频选择开关（包括恒定栅源电压（VGS）的音频选择开关），且能够得到比使用高电压元件的选择开关具有更小的电容量和更高的带宽的更小的开关。
图1大体示出了通路门系统100，所述通路门系统100包括通路门101和示例转换的102。在特定示例中，所述通路门101可包括金属氧化物半导体场效型晶体管（MOSFET）。通路门101的工作能够响应于在所述通路门101的控制节点（例如，MOSFET的栅极节点）处接收到的信号。
在第一工作状态，所述通路门101能够将第一节点（A）隔离于第二节点（B）。在第二状态，所述通路门101能够提供低阻抗通路以将所述第一节点（A）与所述第二节点（B）进行连接。在某些包括晶体管通路门的示例中，所述通路门101的工作可取决于所述节点（A，B）中的一个与所述通路门101的所述控制节点之间的电压。
在特定示例中，所述转换器102能够控制所述通路门101的所述控制节点处的电压，以当所述第一或第二节点（A，B）中的至少一个的信号明显变化时仍保持所述通路门101的状态。在特定示例中，所述转换器102能够接收第一电源电压（VRAIL）、第二电源导轨（或参考电位）（NRAIL），以及命令输入端（例如，通路门使能输入端（ENABLE））。所述转换器102能够向所述通路门101的所述控制节点提供所述通路门使能输入端（ENABLE）的信号表示，以使所述通路门101能够响应于所述信号的状态。
在特定示例中，所述第一电源电压（VRAIL）表示可提供给所述转换器102 的最高电压，且所述第二电源导轨（NRAIL）表示可提供给所述转换器102的最低电压。在某些示例中，所述第一电源导轨（VRAIL）可连接到一电源电压上，且所述第二电源导轨（NRAIL）可接地。
在特定示例中，所述转换器102可包括电源104和输出电路106，所述电源104能够将所述通路门101的所述控制节点保持在合适的电压电平上，所述输出电路106用于驱动所述通路门101的所述控制节点。在特定示例中，所述转换器102的所述电源104可包括能够提供第一电压（VCP）的第一电源和能够提供第二电压（VCP/2）的第二电源。在特定示例中，所述电源104可包括能够提供所述第一电压（VCP）的电荷泵和能够提供所述第二电压（VCP/2）的另一电源。在某些示例中，所述电源104可包括能够提供所述第一电压（VCP）和所述第二电压（VCP/2）的两级电荷泵。在特定示例中，所述电源104或其一部分，能够从所述转换器102中分离出来。
在特定示例中，所述转换器102可包括输出电路106，所述输出电路106被配置为接收第一电压（VCP）和第二电压（VCP/2）。所述输出电路106能够响应于所述通路门使能输入端（ENABLE）的状态且在使能输入端（ENABLE）的信号状态所选择的状态下，在足够的电压下驱动所述通路门101的所述控制节点以使所述通路门101工作。
在特定示例中，所述输出电路106可包括具有给定额定电压（如，5伏的额定电压）的电路元件，意味着超过所述给定额定电压的电压能够引起所述元件的电压应力。在特定的额定系统中，在超过元件的给定额定电压下使用该元件能够减少所述元件的工作寿命。将元件的工作扩展到高于该元件的额定电压的电压下，在特定示例中，能够严重妨碍所述元件的预想工作。
在特定示例中，所述转换器102能够引入偏移于所述通路门101的第一或第二节点（A,B）处接收到的电压的电压。在特定示例中，这样的电压可出现在所述通路门101的所述控制节点处且能够连接到所述电源104和所述输出电路106的元件上。这些电压能够高于许多普通的低成本电路元件的额定电压，所述普通的低成本电路元件包括所述电源104和所述输出电路106的低成本电 路元件。
图2A和图2B大体示出了通路门系统200的简化的电路图，所述通路门系统200包括示例转换器202，所述转换器202响应于通路门使能输入端（ENABLE）的状态以控制NMOS通路门晶体管201处于低阻抗状态（或者说“导通”状态，如图2A）和高阻抗状态（或者说“断开”状态，如图2B）。所述通路门系统200可包括通路门晶体管201和转换器202。在特定示例中，所述转换器202可包括输出电路206，所述输出电路206包括具有低于期望施加到所述转换器102上的电压的额定电压的元件。
图2A大体示出了包括示例转换器202的通路门系统200的简化的电路。所述转换器202能够在所述通路门使能输入端（ENABLE）处接受高电平状态的信号。所述通路门使能输入端（ENABLE）可以连接到电源204（如，电荷泵）上以便当所述信号的状态为高电平时，启动所述电源204。在特定示例中，与所述通路门使能输入端（ENABLE）接收到的信号不同的信号，能够用于启动和禁用所述电源204。所述通路门使能输入端（ENABLE）的高电平信号能够通过使用第一和第二开关208、209将所述电源204的公共节点连接到所述通路门系统200的所述第一和第二节点（A、B）中的至少一个处。在特定示例中，所述通路门晶体管201的主体能够通过第一和第二开关208、209连接到所述电源204的公共节点和所述通路门系统200的第一和第二节点（A、B）处。所述通路门系统200在低阻抗状态下的如此配置能够允许所述电源204的输出端提供第一电压（VCP），所述第一电压（VCP）跟随且偏移于所述第一节点或第二节点（A、B）处的电压。在一个示例中，第三开关210能够将所述电源204的所述主体隔离于地或第二电源导轨（未示出）。
在特定示例中，所述输出电路206可包括反相器212和第一分流电路214。所述反相器响应于所述通路门使能输入端（ENABLE）处的信号状态对第一分流电路进行控制。所述第一分流电路214可包括第一晶体管218、第二晶体管219和第三晶体管220，且所述第一分流电路214被配置为控制所述通路门晶体管201的所述控制节点处的电压电平。
在特定示例中，所述输出电路206可包括第二分流电路216。所述第二分流电路可包括第四晶体管221和第五晶体管222。在特定示例中，当所述通路门系统200处于高阻抗状态时，所述第二分流电路216能够将所述电源204的输出接地。另外，所述第二和第四晶体管219、221的配置可允许所述通路门系统200传递信号，所述信号能够在输出电路元件上不产生过电压应力的情况下引起超过输出电路元件的额定电压的电压。
例如，参照图2A，随着所述通路门使能输入端（ENABLE）接收高电平状态的信号，电源204能够被启动且提供第一电压（VCP）和第二电压（VCP/2）。在某些示例中，所述电源204可包括两级电荷泵以使得所述第二电压（VCP/2）由所述两级电荷泵的第一级提供且为所述第一电压（VCP）的大约一半。在特定示例中，所述第一电压（VCP/2）能够由所述两级电荷泵的所述第二级提供。作为给定电压（VCP、VCP/2）的结果，所述第一晶体管218（PMOS晶体管）能够接收所述第二电压（VCP/2）且能够处于低阻抗状态。因此，所述第一晶体管218能够将所述通路门晶体管201的所述控制节点连接到所述第一电压（VCP）上。由于所述第一电压（VCP）能够以一预定的偏移量跟随所述通路门系统200的所述第一或第二节点（A、B）处的信号，所述通路门晶体管201的栅源电压（VGS）能够大致恒定，这就使得所述通路门晶体管201能够引入稍许失真甚至不引入失真。在特定示例中，所述电源204的相同连接能够导致所述电源204的输出端处的所述第一电压（VCP）超过所述输出电路206的所述晶体管218、219、220、221、222的额定电压。如上简述，所述第二和第四晶体管219、221能够作用以消除或减少所述输出电路206的所述晶体管220、222的过电压应力。通过限制所述第一晶体管218的所述栅源电压，用所述第一电压（VCP/2）对所述第一晶体管218进行偏置提供所述第一晶体管218的自应力保护。
为说明所述通路门系统200的应力保护，考虑以下非限制示例。所述输出电路元件的额定电压为5伏。在所述第一节点（A）处的信号包括具有3伏的峰峰电压和1.5伏的偏移的正弦信号。所述电源204被配置为提供比所述公共电源（COMPS）高4伏的第一电压（VCP）和比所述公共电荷泵（COMPS）高2 伏左右的第二电压（VCP/2）。当所述第一节点（A）处的所述信号达到最大值时，所述电源204的输出相对于地约为7伏。随着所述通路门晶体管201处于低阻抗状态，所述通路门晶体管201的所述控制节点经由所述第一晶体管218后大约为7伏。由于所述通路门使能输入端（ENABLE）处于高逻辑电平，所述第三和第五晶体管220、222的所述控制节点为低电平且因此所述第三和第五晶体管220、222处于高阻抗状态。所述第二和第四晶体管219、221能够接收所述第二电压（VCP/2）且处于源极跟随器状态以使得通过所述第三晶体管和所述第五晶体管220、222的电压约为所述第二电压（VCP/2），或者更具体地，约为所述第二电压（VCP/2）减去晶体管阈值电压。因此，在本例中，通过所述第二和第四晶体管219、221的电压可被限制在2伏左右且通过所述第三和第五晶体管220、222的电压被限制在5伏左右。在某些示例中，所述第二和第四晶体管219、221能够限制所述第三和第五晶体管220,、222的漏源电压（VDS）以使得所述输出电路206的所述晶体管218、219、220、221、222能够提供期望的功能且在高电压下工作，避免过电压应力。另外，所述输出电路206的所述晶体管218、219、220、221、222可为低压晶体管，与高压装置相比，所述低压晶体管价格更低且使用的制造资源较少。
图2B大体示出了所述通路门系统200的简化的电路图，当所述通路门晶体管201转换至或处于低阻抗状态，所述通路门系统200包括一个示例转换器202。所述转换器202能够接收所述通路门使能输入端（ENABLE）的低电平状态的信号。所述通路门的使能输入端（ENABLE）可连接到所述电源204上以使得当所述通路门使能输入端（ENABLE）的状态为低电平时，禁用电源204。所述通路门使能输入端（ENABLE）的低电平信号能够通过所述第一和第二开关208、209将所述电源204的公共节点（COMPS）隔离于所述通路门系统200的第一和第二节点（A、B）。
在特定示例中，所述输出电路206包括第一分流电路214。所述第一分流电路包括第一晶体管218、第二晶体管219和第三晶体管220且能够控制所述通路门晶体管201的所述控制节点处的电压电平。在特定示例中，所述输出电 路206包括第二分流电路216。所述第二分流电路216包括第四晶体管221和第五晶体管222。当所述通路门系统200处于高阻抗状态时，所述第二分流电路216能够将所述电压204的所述输出接地。另外，所述第二和第四晶体管219、221被配置为为允许所述通路门系统200传递信号，所述信号能够在输出电路元件上不产生过电压应力的情况下引起超过输出电路元件的额定电压的电压。
例如，随着所述通路门使能输入端（ENABLE）接收高电平状态的信号，所述电源204能够被启动且提供第一电压（VCP）和第二电压（VCP/2）。在某些示例中，所述电源204包括两级电荷泵使得所述第二电压（VCP/2）由所述两级电荷泵的第一级提供且为所述第一电压（VCP）的大约一半。所述第一电压（VCP）能够由所述两级电荷泵的所述第二级提供。当接收所述通路门使能输入端（ENABLE）的低电平状态信号时，所述电源204能够被禁用。在特定示例中，当所述电源被禁用时，所述电源204的所述第一级可隔离于所述第二级。由于所述第一电压（VCP）以一预定的偏移值跟随所述通路门晶体管201的所述第一和第二节点（A、B）处的信号，所述电源204的输出端的电压能够超过所述输出电路206的所述晶体管218、219、220、221、222的额定电压。
如上所述，所述转换器202的所述输出电路206的所述第二和第四晶体管219、221作用以消除或减少所述输出电路206的所述晶体管218、219、220、221、222的过电压应力。当所述通路门晶体管201被禁用时，所述通路门晶体管201的所述控制节点可通过所述输出电路206的所述第二和第三晶体管219、220被下拉到地。提供所述第一电压（VCP）的电源输出端可使用所述输出电路206的所述第四和第五晶体管221、222被下拉到地。由于所述第一电压（VCP）被拉低，第六晶体管223能够将所述第二电压（VCP/2）连接到所述通路门系统200的第一电源导轨（VRAIL）上。在特定示例中，当所述通路门晶体管201被禁用时，所述第三开关210能够将所述通路门晶体管201的主体部分接地。在特定示例中，地电位可为低电压鉴别器的输出。所述低电压鉴别器能够接收接地电位和所述第一和第二节点（A，B）处的一个或多个电压且能够将最低电位连接到所述低电压鉴别器的输出端。在特定示例中，所述第六晶体管223可为 两级电荷泵的一部分。在某些示例中，包括所述两级电荷泵的所述电源204可隔离于所述转换器202。在某些示例中，所述第二分流电路216可为所述电源204的一部分。
图3大体示出了一个示例转换器302的一部分，所述转换器302包括第一、第二和第三反相器325、326、312，转换器网络328，以及输出电路306。在特定示例中，所述反相器302可接收第一电源导轨（VRAIL）、第二电源导轨（NRAIL）、第一电压（VCP）、第二电压（VCP/2）和地（GND）。所述反相器302能够提供两个输出端（OUT、GATE DRV）。第一输出端（OUT）具有接近所述第一电源导轨（VRAIL）上的电压的高电平逻辑状态和接近所述第二电源导轨（NRAIL）的低电平逻辑状态。第二输出端（GATE DRV）具有接近第一电压（VCP）的高电平逻辑状态和接近所述第二电源导轨（NRAIL）处的电压的低电平逻辑状态。
在特定示例中，所述输出电路306包括第一晶体管318、第二晶体管319和第三晶体管320。当所述使能输入端（ENABLE、ENABLE）处于第一状态时，所述晶体管319、320允许所述第二输出（GATE DRV）跟随所述第一电压（VCP）的电压。在一个示例中，所述第一晶体管318和所述第二晶体管319的所述控制节点能够接收所述第二电压（VCP/2）。在某些示例中，通过一电压源提供所述第二电压（VCP/2），所述电压源独立于能够提供所述第一电压（VCP）的电压源。在特定示例中，使用能够提供所述第一电压（VCP）的电源提供所述第二电压（VCP/2）。在特定示例中，在第一状态，所述第二电压（VCP/2）相比于所述第一电压（VCP）低了一预定值。因此，所述第二输出（GATE DRV）能够通过所述第一晶体管318被拉至所述第一电压（VCP）。
所述第二晶体管319在所述第一状态下可作为源极跟随器工作且所述第三晶体管320可处于高阻抗状态。在特定示例中，所述第一电压（VCP）能够超过在所述第一状态的所述输出电路306的晶体管318、319、320中的每一个的额定电压。然而，由于所述第二晶体管319可作为源极跟随器工作，所述第一电压（VCP）能够超过所述输出电路306的所述晶体管318、319、320的额定电压且不引起过电压应力。通过将所述第二晶体管319和所述第三晶体管320之间 的节点保持在低于所述第二电压（VCP/2）的电压水平，所述第二晶体管319能够避免所述输出电路306的所述晶体管318、319、320受到过电压应力。在特定示例中，低于所述第二电压（VCP/2）的电压值可接近于所述第二晶体管319的阈值电压。可以在第一状态下选择第二电压（VCP/2）以保持所述第一晶体管318处于低阻抗状态，且当所述第一电压高于每个晶体管额定电压时，将通过所述输出电路306的所述晶体管318、319、320中的每一个的电压保持在它们各自的额定电压内。
当所述互补使能输入端（ENABLE、ENABLE）的信号转变为与禁用所述通路门晶体管相关联的第二状态时，所述第二和第三晶体管319、320能够将所述第二输出（GATE DRV）拉至所述第二电源导轨（NRAIL）。在特定环境下，当所述互补使能输入端（ENABLE、ENABLE）转变为第二状态时，所述第二输出（GATE DRV）可处于高于所述第二和所述第三晶体管319、320的额定电压的电压电平。然而，当所述第三晶体管320从高阻抗状态转变为低阻抗状态时，所述第二输出端（GATE DRV）的电压可被所述第二和第三晶体管319，320分压以避免所述第二或第三晶体管319、320上的过电压应力。正如以下关于图4讨论的，在第二状态下通过禁用所述电源提供所述第一电压（VCP），能够避免所述第一晶体管318的过电压应力。
在所述第二状态（禁用状态），所述第一电压（VCP）可为0伏且所述第二电压（VCP/2）可为所述第一电源导轨（VRAIL）处的电压。在所述第二状态，所述晶体管318具有能够使所述第一晶体管318“截止”的正的栅源电压。由于所述第一电源导轨（VRAIL）被施加到所述第二晶体管319的栅极上，所述第二晶体管319可处于“导通”状态且由于所述第三晶体管320被偏置，所述第二晶体管319的漏极能够接地。因此，在所述第二状态下，所述第一、二和第三晶体管318、319、320可具有正的栅源电压以使得所述第一晶体管318处于“截止”状态且所述第二和第三晶体管319、320处于“导通”状态。当所述第一电压为0伏时，所述电路中没有过度应力且所述第二输出（GATE_DRV）可为低电平。
包括所述第一，第二，和第三晶体管318、319、320的所述转换器输出部分306在涉及通路门控制的环境中说明，然而，显而易见的是在其他的转换器环境下能够实现所述输出部分306提供的应力保护且所述输出部分306提供的应力保护并不意在限制通路门控制的应用。
图4大体示出了两级电荷泵404的一个示例，所述两级电荷泵404包括用以避免示例转换器输出元件和示例电荷泵输出元件的过电压应力的电路系统。在特定示例中，所述电荷泵404包括由互补时钟输入（CLOCK、CLOCK）驱动的第一级431和第二级432。在一示例中，所述第一级431能够提供所述第二电压（VCP/2）且级联到所述第一级431的所述第二级432能够提供所述第一电压（VCP）。在特定示例中，当参考所述电荷泵的公共节点（COM）时，所述第二电压（VCP/2）为所述第一电压（VCP）的大约一半。
当用于通路门系统（如图2A和2B所述的系统）并且所述通路门被启动并处于低阻抗状态下时，所述电荷泵404的所述第一和第二级431、432可通过第一和第二电荷泵开关434、435的低阻抗状态连接到一起。在特定示例中，所述第一和第二电荷泵开关434、435包括所示的晶体管（例如，PMOS晶体管）。然而，在不背离本实用新型主题的范围的条件下，其他的开关也是合理的。
当所述电荷泵404被禁用时（例如，当所述通路门被禁用时），使用电荷泵输出元件（例如，电荷泵输出晶体管421、422）可将配置为提供所述第一电压（VCP）的所述电荷泵输出端拉至地电平。正如以上参照图2A所述，当所述通路门被启动并处于低阻抗状态时，所述电荷泵404的公共节点（COM）可连接到所述通路门的节点（A、B）的其中一个上。如此，所述第一电压（VCP）可处于超过所述电荷泵输出晶体管421、422的额定电压的电压电平上。所述电荷泵404包括第一电荷泵输出晶体管421和第二输出晶体管422，所述第一电荷泵输出晶体管421和所述第二输出晶体管422被设置为即使所述晶体管具有低于所述第一电压（VCP）的可能电平的额定电压，也要控制所述第一电压（VCP）的电平且避免每个晶体管的过电压应力。
在特定示例中，当所述电荷泵404被启动时，所述第一电荷泵输出晶体管 421的所述控制节点能够沿着所述通路门接收所述第二电压（VCP/2）且作为源极跟随器工作。因此，通过所述第二电荷泵输出晶体管422的电压（如，所述栅源电压（VDS））可随着所述第二电压（VCP/2）变化。在特定示例中，所述第二电压（VCP/2）可随着所述通路门节点处的电压与所述电荷泵的所述第一级提供的电压之和而变化。在某些示例中，所述第二电压（VCP/2）可相对于地面（GND）固定。对于两级电荷泵，可选择所述第一级提供的电压以在不使用高压电荷泵晶体管的情况下保持在所述电荷泵输出晶体管421、422的额定电压内。
在特定示例中，当所述电荷泵404被禁用时，可使用所述第一和第二电荷泵开关434、435将所述电荷泵404的第一级输出电容（CCP/2）隔离于电荷泵电路的其余部分。另外，所述电荷泵404的公共节点（COM）可接地（例如，使用由所述转换器的输出或者所述通路门系统的使能输入或者其中的代表性信号进行控制的开关）。
在一个示例中，所述第一电荷泵输出晶体管421的所述控制节点能够继续从所述电荷泵404的所述第一级接收所述电压（VCP/2）。在特定示例中，利用使能输入端（ENABLE）处的信号能够将所述第二电荷泵输出晶体管422驱动到低阻抗状态。因此，所述第一电压（VCP）下降至地电平（GND）且可被所述第一和第二电荷泵输出晶体管421、422分压以避免潜在过电压应力。当所述第一电压（VCP）下降至地电平（GND）时，第三电荷泵开关437能够将所述电荷泵404的所述第一节点431的分离的输出端连接到所述第一电源导轨（VRAIL）上。在特定示例中，通过在所述第一阶段电容（CCP/2）上保留一些电荷，将所述电荷泵404的所述第一级连接到所述第一电源导轨（VRAIL）上能够减少所述电荷泵404的后续起始且节省能量。
在特定示例中，所述电荷泵404的公共节点（COM）能够连接至所述通路门晶体管的阱上。在某些示例中，所述电荷泵的所述第一级的公共节点（COMCP/2）可选地连接至所述电荷泵的所述公共节点（COM）。在某些示例中，所述电荷泵的所述第一级的所述公共节点（COMCP/2）可选地连接到所述通路门 电路的固定电源上。在特定示例中，可使用连接到系统电源上的分压器提供所述第二电压，所述系统电源独立于所述通路门的节点处的电压。利用晶体管开关可以控制所述分压器。
附加注释
在示例1中，控制电路可被配置为连接到模拟通路门的控制节点处，所述模拟通路门被配置为响应于控制信号的第一状态将第一节点隔离于第二节点且响应于所述控制信号的第二状态将所述第一节点连接到所述第二节点处。控制电路包括第一晶体管，第二晶体管和第三晶体管，所述第一晶体管被配置为接收第一电压且在所述第二状态下将所述第一电压连接到所述模拟通路门的所述控制节点处，其中，所述第一电压参考所述第一节点处的电压，所述第二晶体管连接到所述第一晶体管和所述模拟通路门的所述控制节点之间，且被配置为当所述控制信号处于所述第二状态时，作为源极跟随器工作以当所述第一电压超过所述第一晶体管和所述第二晶体管中的至少一个的额定电压时减小所述第一晶体管和所述第二晶体管的电压应力，所述第三晶体管连接到所述第二晶体管和参考电压上。所述第一晶体管的控制节点和所述第二晶体管的控制节点可被配置为接收第二电压。所述第三晶体管的控制节点可被配置为接收所述控制信号的表示，以及所述第二晶体管和所述第三晶体管被配置在所述第一状态下为将所述模拟通路门的控制节点连接到所述参考电压上。
在示例2中，示例1中的所述第一电压可选地被配置为跟随所述第一节点处的电压且在所述第二状态期间以一预定电压值偏移于所述第一节点处的电压。
在示例3中，示例1-2中的任一个或多个所述控制电路可选地包括被配置为提供所述预定电压的电荷泵。
在示例4中，示例1-3中的任一个或多个所述的电荷泵可选地被配置为提供所述第二电压的至少一部分。
在示例5中，示例1-4中的任一个或多个所述的第二电压可选地以所述预定电压的大约一半偏移于所述第一电压。
在示例6中，示例1-5中的任一个或多个所述的控制电路可选地包括连接到所述第一节点处的所述电荷泵，所述电荷泵被配置为提供所述第一电压的至少一部分。
在示例7中，示例1-6中的任一个或多个所述控制电路可选地包括被配置为提供所述第二电压的电压源。
在示例8中，示例1-7中的任一个或多个所述控制电路可选地包括分压器和晶体管，所述分压器和所述晶体管被配置为提供与所述第一节点或所述第二节点处的电压无关的所述第二电压。
在示例9中，示例1-8中的任一个或多个所述的电荷泵可选地包括第一级和第二级，所述第一级被配置为提供所述第二电压，所述第二级被配置为提供所述第一电压的至少一部分。
在示例10中，示例1-9中的任一个或多个所述的电荷泵可选地包括连接到所述第二级的输出端处的第一晶体管和连接到所述第一晶体管和地之间的第二晶体管，其中，所述电荷泵的所述第一晶体管和所述第二晶体管被配置为在所述第一状态期间将所述第二级的所述输出拉到地电平。
在示例11中，示例1-10中的任一个或多个所述的电荷泵可选地包括第三和第四晶体管，所述第三晶体管和所述第四晶体管被配置为在所述第一状态期间将所述第一级的输出端隔离于所述第二级。
在示例12中，示例1-11中的任一个或多个所述的电荷泵可选地包括第五晶体管，所述第五晶体管具有连接到所述第二级的所述输出端处的控制节点，其中，所述第五晶体管被配置为将所述第一级的所述输出端连接到所述控制电路的电源导轨上。
在示例13中，一种用于控制模拟通路门的方法，所述模拟通路门被配置为响应于控制信号的第一状态将第一节点隔离于第二节点且响应于所述控制信号的第二状态将所述第一节点连接到所述第二节点处，所述方法包括响应于所述控制信号的所述第二状态，使用第一晶体管将第一电压连接到所述模拟通路门的控制节点处，所述第一电压以一预定电压值偏移于所述第一节点的电压，当 所述控制信号处于所述第二状态时，将第二晶体管作为源极跟随器以当所述第一电压超出所述第一晶体管和所述第二晶体管中的至少一个的额定电压时减小所述第一晶体管和所述第二晶体管的电压应力，当所述控制信号处于所述第二状态时在所述第一晶体管和所述第二晶体管的控制节点处接收的第二电压，在第三晶体管上接收所述控制信号的表示，且当所述控制信号处于所述第一状态时通过使用所述第二晶体管和所述第三晶体管，将所述模拟通路门的所述控制节点连接到参考电压上。
在示例14中，示例1-13中任一个或多个中的接收所述第一电压可选地包括计算第一预定电压和所述第一节点处的电压之和以提供所述第一电压。
在示例15中，示例1-14中的任一个或多个中的接收所述第二电压可选地包括计算第二预定电压和所述第一节点处的电压之和以提供所述第二电压。
在示例16中，示例1-15中任一个或多个所述的第二预定电压可选地为所述第一预定电压的大约一半。
在示例17中，示例1-16中的任一个或多个所述的方法可选地包括使用电荷泵的第一级提供所述第二预定电压，且使用所述电荷泵的第二级提供所述第一预定电压。
在示例18中，将所述模拟通路门的所述控制节点连接到示例1-17中的任一个或多个所述的参考电压上可选地包括使用第三晶体管和第四晶体管将所述电荷泵的所述第一级隔离于所述电荷泵的所述第二级，在第五晶体管的控制节点处接收所述第一电压，使用所述第五晶体管和第六晶体管将所述电荷泵的第二级的输出端连接到所述参考电压上，所述电荷泵的所述第二级的所述输出端被配置为提供所述第一电压，且在所述控制信号处于第一状态期间，使用第七晶体管将所述电荷泵的所述第一级的输出端连接到所述控制电路的电源导轨上，所述第七晶体管的控制栅连接到所述电荷泵的所述第一级的所述输出端处。
在示例19中，示例1-18中的任一个或多个中的接收所述第二电压可选地包括接收与所述第一节点处的电压无关的第二电压。
在示例20中，示例1-4中的任一个或多个中的接收所述第二电压可选地包 括由连接到第三晶体管上的分压器提供所述第二电压，其中，所述第三晶体管被配置为当所述控制信号处于所述第二状态时，将所述分压器连接到电源和地之间。
在示例21中，一种系统包括通路门晶体管和控制电路，所述通路门晶体管被配置为响应于所述控制信号的第一状态将第一节点隔离于第二节点且响应于所述控制信号的第二状态将所述第一节点连接到所述第二节点处，所述控制电路被配置为接收所述控制信号，所述控制电路包括第一晶体管，第二晶体管和第三晶体管，所述第一晶体管被配置为在所述第二状态下接收第一电压且将所述第一电压连接到所述通路门晶体管的所述控制节点处，其中，所述第一电压参考所述第一节点处的电压，所述第二晶体管连接到所述第一晶体管和所述通路门的所述控制节点之间且被配置为当所述控制信号处于第二状态时，作为源极跟随器工作以当所述第一电压超过所述第一晶体管和所述第二晶体管中的至少一个的额定电压时减小所述第一晶体管和所述第二晶体管的电压应力，所述第三晶体管与连接到所述第二晶体管和参考电压之间。所述第一晶体管的控制节点和所述第二晶体管的控制节点被配置为接收第二电压。所述第三晶体管被配置为接收所述控制信号的表示。所述第二晶体管和所述第三晶体管被配置为在第一状态下将所述通路门的所述控制节点连接到所述参考电压上。
上述具体实施方式包括对附图的参考，附图形成具体实施方式的一部分。附图以举例说明的方式示出了本实用新型能够用以实践的具体实施例。于此，这些实施例也称为“示例”。本申请所涉及到的所有出版物、专利以及专利文件全部作为本实用新型的参考内容，尽管它们是分别加以参考的。如果本申请与参考文件之间存在使用差别，则参考文件的使用应视为本申请使用的补充；若二者之间存在不可调和的差异，则以本申请的使用为准。
在本申请中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或两个以上，不同于“至少一个”或“一个或更多”的其它例子或用法。在本申请中，除非另外指明，否则使用术语“或”指无排他性的或者是，“A或B”包括：“A但不是B”、“B但不是A”以及“A和B”。在所附的权利要求中， 术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语而使用。而且，在下述权利要求中，术语“包含”和“包括”是开放性的，即，包括除了权利要求中这样的术语之后所列出的那些要素以外的要素的系统、装置、物品或步骤，依然视为落在该项权利要求的范围之内。而且，在下述权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标识，并非对其对象有数量要求。
以上实施方式旨在解释说明而非限制。在其它示例中，以上实施方式的示例（或其一个或多个方面）可以相互结合使用。例如，本领域普通技术人员通过回顾以上实施方式可以使用其他实施例。摘要被提供以符合37C.F.R.§1.72（b），从而使得读者能够快速确定技术发明的类型。应当理解的是，该摘要将不用于解释或限制权利要求的范围或意义。而且，在以上的具体实施方式中，各种特征可组合在一起以简化本实用新型。这不应理解为未要求的公开特征对任何权利要求来说是必不可少的。相反，创造性的主题可以以比特定公开实施例的所有特征更少的特征而存在。因而，下述的权利要求以每个权利要求作为单独实施例的方式并入具体实施方式中。本实用新型的范围应当参照所附的权利要求以及与这些权利要求的所属相当的整个范围来确定。
Claims (13)
1.一种控制电路，所述控制电路被配置为连接到模拟通路门的控制节点处，所述模拟通路门被配置为响应于控制信号的第一状态将第一节点隔离于第二节点且响应于所述控制信号的第二状态将所述第一节点连接到所述第二节点处，所述控制电路包括：
第一晶体管，所述第一晶体管被配置为接收第一电压且在所述第二状态下将所述第一电压连接到所述模拟通路门的所述控制节点处，其中，所述第一电压参考所述第一节点处的电压；
第二晶体管，所述第二晶体管连接到所述第一晶体管和所述通路门的所述控制节点之间，且被配置为当所述控制信号处于所述第二状态时作为源极跟随器工作，以当所述第一电压超过所述第一晶体管或所述第二晶体管中的至少一个的额定电压时减小所述第一晶体管和所述第二晶体管的电压应力；
第三晶体管，所述第三晶体管连接到所述第二晶体管和参考电压之间；
其中，所述第一晶体管的控制节点和所述第二晶体管的控制节点被配置为接收第二电压；
其中，所述第三晶体管的控制节点被配置为接收所述控制信号的表示；以及
其中，所述第二晶体管和所述第三晶体管被配置为在所述第一状态下将所述模拟通路门的所述控制节点连接到所述参考电压上。
2.根据权利要求1所述的控制电路，其中，所述第一电压被配置为在所述第二状态期间跟随所述第一节点上的电压且以一预定电压值偏移于所述第一节点上的电压。
3.根据权利要求2所述的控制电路，包括被配置为提供所述预定电压的电荷泵。
4.根据权利要求3所述的控制电路，其中，所述电荷泵被配置为提供所述第二电压的至少一部分。
5.根据权利要求4所述的控制电路，其中，所述第二电压以所述预定电压的大约一半偏移于所述第一电压。
6.根据权利要求3-5中任一项所述的控制电路，所述电荷泵连接到所述第一节点处并被配置为提供所述第一电压的至少一部分。
7.根据权利要求6所述的控制电路，包括被配置为提供所述第二电压的电压源。
8.根据权利要求7所述的控制电路，包括分压器和晶体管，所述分压器和所述晶体管被配置为提供与所述第一节点或所述第二节点处的电压无关的所述第二电压。
9.根据权利要求6所述的控制电路，其中，所述电荷泵包括：
第一级，被配置为提供所述第二电压；以及
第二级，被配置为提供所述第一电压的至少一部分。
10.根据权利要求9所述的控制电路，其中，所述电荷泵包括：
第一晶体管，连接到所述第二级的输出端处；
第二晶体管，连接到所述第一晶体管和地之间；
其中，所述电荷泵的所述第一晶体管和所述第二晶体管被配置在所述第一状态期间将所述第二级的所述输出拉到地电平。
11.根据权利要求9所述的控制电路，其中，所述电荷泵包括：
第三晶体管和第四晶体管，被配置为在所述第一状态期间将所述第一级的输出端隔离于所述第二级。
12.根据权利要求10所述的控制电路，其中，所述电荷泵包括第五晶体管，所述第五晶体管具有连接到所述第二级的所述输出端处的控制节点，其中，所述第五晶体管被配置为将所述第一级的所述输出端连接到所述控制电路的电源导轨上。
13.一种电子系统，包括：
通路门晶体管，用于响应于控制信号的第一状态将第一节点隔离于第二节 点且响应于所述控制信号的第二状态将所述第一节点连接到所述第二节点处；以及
控制电路，被配置为接收所述控制信号，所述控制电路包括：
第一晶体管，被配置为接收第一电压且在第二状态下将所述第一电压连接到所述通路门晶体管的所述控制节点处，其中，所述第一电压参考所述第一节点处的电压；
第二晶体管，所述第二晶体管连接到所述第一晶体管和所述通路门晶体管的所述控制节点之间，且被配置为当所述控制信号处于所述第二状态时作为源极跟随器工作以当所述第一电压超过所述第一晶体管或所述第二晶体管中的至少一个的额定电压时减小所述第一晶体管和所述第二晶体管的电压应力；
第三晶体管，连接到所述第二晶体管和参考电压之间，
其中，所述第一晶体管的控制节点和所述第二晶体管的控制节点被配置为接收第二电压；
其中，所述第三晶体管的控制节点被配置为接收所述控制信号的表示；以及
其中，所述第二晶体管和所述第三晶体管被配置为在第一状态下将所述通路门晶体管的所述控制节点连接到所述参考电压上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261653953P | 2012-05-31 | 2012-05-31 | |
| US61/653,953 | 2012-05-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203632633U true CN203632633U (zh) | 2014-06-04 |
Family
ID=49669477
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013102143876A Pending CN103457597A (zh) | 2012-05-31 | 2013-05-31 | 包括过应力保护的转换器 |
| CN201320312498.6U Expired - Fee Related CN203632633U (zh) | 2012-05-31 | 2013-05-31 | 控制电路和电子系统 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013102143876A Pending CN103457597A (zh) | 2012-05-31 | 2013-05-31 | 包括过应力保护的转换器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8981843B2 (zh) |
| CN (2) | CN103457597A (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8981843B2 (en) | 2012-05-31 | 2015-03-17 | Fairchild Semiconductor Corporation | Translator including overstress protection |
| US9860124B2 (en) * | 2014-04-02 | 2018-01-02 | Aria Solutions, Inc. | Configurable cloud-based routing |
| CN106160717B (zh) * | 2015-04-03 | 2020-08-18 | 恩智浦美国有限公司 | 传输门电路 |
| CN108233701B (zh) * | 2017-12-20 | 2020-04-28 | 普冉半导体（上海）有限公司 | 一种升降压电压转换电路 |
| CN109343628B (zh) * | 2018-11-08 | 2021-01-19 | 深圳航天科技创新研究院 | 一种高压线性稳压源 |
| US11088615B2 (en) * | 2019-08-23 | 2021-08-10 | Eaton Intelligent Power Limited | Balancing multilevel DC-DC converter apparatus |
| US11190178B1 (en) * | 2020-10-28 | 2021-11-30 | Xilinx, Inc. | Gate induced drain leakage robust bootstrapped switch |
| US11689100B2 (en) * | 2021-07-15 | 2023-06-27 | Nxp Usa, Inc. | High-voltage charge pump using low-voltage technology |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095228A (en) | 1991-04-19 | 1992-03-10 | Actel Corporation | Circuits for preventing breakdown of low-voltage device inputs during high voltage antifuse programming |
| US6018267A (en) | 1998-03-10 | 2000-01-25 | Information Storage Devices, Inc. | High output swing operational amplifier using low voltage devices |
| US6169420B1 (en) | 1998-08-10 | 2001-01-02 | Motorola Inc. | Output buffer |
| IT1318266B1 (it) * | 2000-07-27 | 2003-07-28 | St Microelectronics Srl | Circuito di disaccoppiamento tra linee di conduzione. |
| US6768339B2 (en) * | 2002-07-12 | 2004-07-27 | Lsi Logic Corporation | Five volt tolerant input scheme using a switched CMOS pass gate |
| US6956411B1 (en) * | 2003-03-27 | 2005-10-18 | National Semiconductor Corporation | Constant RON switch circuit with low distortion and reduction of pedestal errors |
| US7164305B2 (en) | 2004-06-08 | 2007-01-16 | Stmicroelectronics Pvt. Ltd. | High-voltage tolerant input buffer circuit |
| US7256640B2 (en) | 2005-01-03 | 2007-08-14 | Stmicroelectronics S.R.L. | Multi-stage charge pump voltage generator with protection of the devices of the charge pump |
| US7528634B2 (en) | 2006-06-28 | 2009-05-05 | Intersil Americas Inc. | High voltage comparator using sliding input low voltage devices |
| CN101222218B (zh) * | 2007-01-12 | 2012-07-18 | 曹先国 | 压差可控开关 |
| US7723962B2 (en) * | 2007-03-23 | 2010-05-25 | Freescale Semiconductor, Inc. | High voltage protection for a thin oxide CMOS device |
| US7397284B1 (en) * | 2007-04-03 | 2008-07-08 | Xilinx, Inc. | Bootstrapped circuit |
| US8416549B2 (en) * | 2008-03-13 | 2013-04-09 | Semiconductor Components Industries, Llc | Method for providing over-voltage protection and circuit therefor |
| US20100098268A1 (en) | 2008-10-17 | 2010-04-22 | Nuvoton Technology Corporation | High-voltage output amplifier for audio systems |
| US8664979B2 (en) * | 2011-04-27 | 2014-03-04 | Nxp B.V. | Track and hold circuit using a bootstrapping circuit |
| US8525574B1 (en) * | 2012-05-15 | 2013-09-03 | Lsi Corporation | Bootstrap switch circuit with over-voltage prevention |
| US8981843B2 (en) | 2012-05-31 | 2015-03-17 | Fairchild Semiconductor Corporation | Translator including overstress protection |
-
2013
- 2013-03-11 US US13/792,699 patent/US8981843B2/en active Active
- 2013-05-31 CN CN2013102143876A patent/CN103457597A/zh active Pending
- 2013-05-31 CN CN201320312498.6U patent/CN203632633U/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN103457597A (zh) | 2013-12-18 |
| US20130321070A1 (en) | 2013-12-05 |
| US8981843B2 (en) | 2015-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN203632633U (zh) | 控制电路和电子系统 | |
| CN203261303U (zh) | 用于mosfet开关器件电压选择的设备 | |
| CN203398990U (zh) | 自我保护型集成电路及电源系统 | |
| CN102290982B (zh) | 发送器、接口装置和车载通信系统 | |
| KR20200080143A (ko) | 보호 회로 | |
| CN102047560B (zh) | 具有过压保护的输出驱动器 | |
| CN101421925A (zh) | 为mosfet开关降低插入损耗并提供掉电保护的方法 | |
| CN105680675A (zh) | 为多开关电路提供电压的电路和方法 | |
| CN103812498A (zh) | 过驱动装置 | |
| CN101123427A (zh) | 栅极驱动电路 | |
| CN102315633B (zh) | 静电防护电路 | |
| CN101438491A (zh) | 耐高压端口驱动器 | |
| CN103631298A (zh) | 线性稳压源 | |
| CN101542905A (zh) | 反相器电路 | |
| CN101610029A (zh) | 升压电路 | |
| CN108432104B (zh) | 一种自举驱动电路及其驱动方法 | |
| CN202713254U (zh) | 电子开关 | |
| Ismail et al. | A compact stacked-device output driver in low-voltage CMOS Technology | |
| CN112133238B (zh) | 驱动电路与电子设备 | |
| CN112003458B (zh) | 通路管控制电路、电源管理芯片以及电源装置 | |
| CN106027027B (zh) | 低电压开关控制 | |
| CN103297013A (zh) | 与改进的互补 mosfet 开关相关的方法及装置 | |
| CN102638258A (zh) | 输出电路、包括输出电路的系统以及控制输出电路的方法 | |
| CN106027013A (zh) | 用于模拟功率开关的控制装置和控制方法 | |
| CN105978549B (zh) | 用于在电子设备中进行电平转换控制的装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140604 Termination date: 20150531 |
|
| EXPY | Termination of patent right or utility model |