CN203520388U - 一种基于fpga软核的摄像头控制系统 - Google Patents
一种基于fpga软核的摄像头控制系统 Download PDFInfo
- Publication number
- CN203520388U CN203520388U CN201320474976.3U CN201320474976U CN203520388U CN 203520388 U CN203520388 U CN 203520388U CN 201320474976 U CN201320474976 U CN 201320474976U CN 203520388 U CN203520388 U CN 203520388U
- Authority
- CN
- China
- Prior art keywords
- cpu
- nios
- control module
- camera
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011161 development Methods 0.000 abstract description 4
- 238000012356 Product development Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 abstract description 3
- 238000012545 processing Methods 0.000 abstract description 3
- 238000013500 data storage Methods 0.000 abstract 2
- 238000013461 design Methods 0.000 description 4
- 238000012827 research and development Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 2
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
- Studio Devices (AREA)
Abstract
本实用新型涉及一种基于FPGA软核的摄像头控制系统，属于电子技术领域。系统包括核心FPGA主芯片、CPU配置程序存储器件FLASH、系统运行时程序及数据存储空间SDRAM、CMOS摄像头ov7670、显示器件LCD、程序调试用计算机；核心FPGA主芯片有NIOSⅡCPU，CPU配置程序存储器件FLASH2通过FLASH控制模块与NIOSⅡCPU连接，系统运行时程序及数据存储空间SDRAM3通过SDRAM模块与NIOSⅡCPU连接，CMOS摄像头ov7670通过摄像头控制模块与NIOSⅡCPU连接，显示器件LCD5通过LCD控制模块与NIOSⅡCPU连接，程序调试用计算机通过USB控制模块与NIOSⅡCPU连接。本系统仅仅只需要一个FPGA最小系统，一个摄像头和一个显示器及其其它附属电路就能够实现图像开发，不仅成本低廉，而且处理功能强大，方便我们产品开发和应用。
Description
技术领域
本实用新型涉及一种基于FPGA软核的摄像头控制系统，应用于许多电子产品开发阶段，属于电子技术领域。
背景技术
在以往的电子技术研发中，开发周期长，研发成本高，这些都大大减缓了新产品投入市场的时间，给公司带来巨大的资金压力。如果采用FPGA进行产品研发，它不仅可以简化设计过程，而且可以降低整个系统的体积和成本，增加系统的可靠性。它们无需花费传统意义下制造集成电路所需大量时间和精力，避免了投资风险。此外FPGA设计产品具有以下几个明显的优点：设计灵活、增大功能密集度、提高可靠性、缩短设计周期、数据处理速度快、研发成本大大降低。
发明内容
本实用新型要解决的技术问题是降低图像开发难度，提供一种基于FPGA软核的摄像头控制系统，仅仅只需要一个FPGA最小系统，一个摄像头和一个显示器及其其它附属电路就能够实现图像开发，不仅成本低廉，而且处理功能强大，方便我们产品开发和应用。
本实用新型的系统包括核心FPGA主芯片1、CPU配置程序存储器件FLASH2、系统运行时程序及数据存储空间SDRAM3、CMOS摄像头ov76704、显示器件LCD5、程序调试用计算机6；核心FPGA主芯片1有NIOSⅡ CPU，CPU配置程序存储器件FLASH2通过FLASH控制模块（FLASH CONTROL）与NIOSⅡ CPU连接，系统运行时程序及数据存储空间SDRAM3通过SDRAM模块（SDRAM CONTROL）与NIOSⅡ CPU连接，CMOS摄像头ov76704通过摄像头控制模块（COMS CONTROL）与NIOSⅡ CPU连接，显示器件LCD5通过LCD控制模块(LCD CONTROL)与NIOSⅡ CPU连接，程序调试用计算机6通过USB控制模块(USB CONTROL)与NIOSⅡ CPU连接。
所述核心FPGA主芯片1还连接有图像数据存储器件SD卡7（SDHC CARD），通过SD卡控制模块（SD CONTROL）连接。实现图像的存储功能。
本实用新型鉴于FPGA设计的灵活性，只要是芯片有足够的逻辑资源就可以设计成各种逻辑功能的功能模块，不再需要我们再在CPU外围进行其他逻辑电路设计，从而减少了开发时间，也大大降低了开发成本，是一个一举多得的电子产品设计方法。
附图说明
图1是本实用新型系统结构框图。
图中：1-核心FPGA主芯片，2- CPU配置程序存储器件FLASH，3-系统运行时程序及数据存储空间SDRAM，4- CMOS摄像头ov7670，5-显示器件LCD，6-程序调试用计算机，7-图像数据存储器件SD卡。
具体实施方式
下面结合附图和具体实施方式，对本实用新型作进一步说明。
实施方式一：如图1所示，本实施例的系统包括核心FPGA主芯片1、CPU配置程序存储器件FLASH2、系统运行时程序及数据存储空间SDRAM3、CMOS摄像头ov76704、显示器件LCD5、程序调试用计算机6；核心FPGA主芯片1有NIOSⅡ CPU，CPU配置程序存储器件FLASH2通过FLASH控制模块（FLASH CONTROL）与NIOSⅡ CPU连接，系统运行时程序及数据存储空间SDRAM3通过SDRAM模块（SDRAM CONTROL）与NIOSⅡ CPU连接，CMOS摄像头ov76704通过摄像头控制模块（COMS CONTROL）与NIOSⅡ CPU连接，显示器件LCD5通过LCD控制模块(LCD CONTROL)与NIOSⅡ CPU连接，程序调试用计算机6通过USB控制模块(USB CONTROL)与NIOSⅡ CPU连接。核心FPGA主芯片1还连接有图像数据存储器件SD卡7（SDHC CARD），通过SD卡控制模块（SD CONTROL）连接。实现图像的存储功能。
实施方式二：如图1所示，本实施例的系统包括核心FPGA主芯片1、CPU配置程序存储器件FLASH2、系统运行时程序及数据存储空间SDRAM3、CMOS摄像头ov76704、显示器件LCD5、程序调试用计算机6；核心FPGA主芯片1有NIOSⅡ CPU，CPU配置程序存储器件FLASH2通过FLASH控制模块（FLASH CONTROL）与NIOSⅡ CPU连接，系统运行时程序及数据存储空间SDRAM3通过SDRAM模块（SDRAM CONTROL）与NIOSⅡ CPU连接，CMOS摄像头ov76704通过摄像头控制模块（COMS CONTROL）与NIOSⅡ CPU连接，显示器件LCD5通过LCD控制模块(LCD CONTROL)与NIOSⅡ CPU连接，程序调试用计算机6通过USB控制模块(USB CONTROL)与NIOSⅡ CPU连接。
以上结合附图对本实用新型的具体实施方式作了详细说明，但是本实用新型并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (2)
1.一种基于FPGA软核的摄像头控制系统，其特征在于：包括核心FPGA主芯片（1）、CPU配置程序存储器件FLASH（2）、系统运行时程序及数据存储空间SDRAM（3）、CMOS摄像头ov7670（4）、显示器件LCD（5）、程序调试用计算机（6）；核心FPGA主芯片（1）有NIOSⅡ CPU，CPU配置程序存储器件FLASH（2）通过FLASH控制模块与NIOSⅡ CPU连接，系统运行时程序及数据存储空间SDRAM（3）通过SDRAM模块与NIOSⅡ CPU连接，CMOS摄像头ov7670（4）通过摄像头控制模块与NIOSⅡ CPU连接，显示器件LCD（5）通过LCD控制模块与NIOSⅡ CPU连接，程序调试用计算机（6）通过USB控制模块与NIOSⅡ CPU连接。
2.根据权利要求1所述的基于FPGA软核的摄像头控制系统，其特征在于：所述核心FPGA主芯片（1）还通过SD卡控制模块连接有图像数据存储器件SD卡（7）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320474976.3U CN203520388U (zh) | 2013-08-06 | 2013-08-06 | 一种基于fpga软核的摄像头控制系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320474976.3U CN203520388U (zh) | 2013-08-06 | 2013-08-06 | 一种基于fpga软核的摄像头控制系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203520388U true CN203520388U (zh) | 2014-04-02 |
Family
ID=50379289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320474976.3U Expired - Fee Related CN203520388U (zh) | 2013-08-06 | 2013-08-06 | 一种基于fpga软核的摄像头控制系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203520388U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106686458A (zh) * | 2017-01-05 | 2017-05-17 | 北京星云互连科技有限公司 | 网络视频直播处理系统及方法 |
-
2013
- 2013-08-06 CN CN201320474976.3U patent/CN203520388U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106686458A (zh) * | 2017-01-05 | 2017-05-17 | 北京星云互连科技有限公司 | 网络视频直播处理系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103218338B (zh) | 一种信号处理机系统实时多dsp调试系统 | |
| CN203909710U (zh) | 一种适用于SoC芯片的多功能低电平复位电路 | |
| CN102708034B (zh) | 基于带串口功能cpu的计算机远程及本地监控系统 | |
| CN106970894A (zh) | 一种基于Arria10的FPGA异构加速卡 | |
| CN103092652A (zh) | 一种多处理器程序加载装置及加载方法 | |
| CN102637453B (zh) | 一种包括串行输入输出接口的相变存储器 | |
| CN103034515A (zh) | 一种卫星导航接收机fpga快速加载方法 | |
| CN104850516B (zh) | 一种ddr变频设计方法和装置 | |
| CN104298645A (zh) | 一种可灵活配置的可编程片上系统芯片及其启动配置方法 | |
| CN203520388U (zh) | 一种基于fpga软核的摄像头控制系统 | |
| CN202421970U (zh) | 实现pci-e外扩展的输入输出装置 | |
| CN208538124U (zh) | 一种基于申威1621处理器的服务器主板 | |
| CN104467909A (zh) | 一种基于fpga技术的可配置pci总线的收发电路 | |
| CN105224486A (zh) | 基于lbe总线的1553b总线协议模块 | |
| CN202404583U (zh) | 基于vpx总线的信号处理平台 | |
| CN203759602U (zh) | 一种基于套片的cpci工控机主板 | |
| CN203759601U (zh) | 一种工业计算机主板 | |
| CN203759599U (zh) | 一种基于申威处理器的cpci工控机主板 | |
| CN103577110A (zh) | 片上系统及片上系统的读写方法 | |
| CN205318134U (zh) | 用于检票机的核心板 | |
| CN203149572U (zh) | 基于fpga芯片的eda综合实验平台 | |
| CN208705878U (zh) | 基于am5728架构的模块及基于am5728架构的装置 | |
| CN203574793U (zh) | 一种基于空间并行处理的小型化图像压缩电路板 | |
| CN203025688U (zh) | 一种多处理器程序加载装置 | |
| CN203304206U (zh) | 一种基于fpga的图书自动分拣控制装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140402 Termination date: 20140806 |
|
| EXPY | Termination of patent right or utility model |